摘要：在分析8b/10b编解码规则和输入信号与对应数据间逻辑关系的基础上,提出了一种新的编解码和游程值计算方法,完成了编解码电路的可综合Verilog HDL语言设计,并在Quartus Ⅱ和ModelSim软件环境下实现了电路综合及仿真。仿真结果表明,该方法与现有8b/10b编解码方案相比,最大工作频率显著提高,资源占用相对较少且可靠性得到增强。

摘要：串行传输技术具有更高的传输速率和更低的设计成本,被广泛应用于高速通信领域;研究了一种基于FPGA的LVDS高速数据传输系统方案,该方案以Altera FPGA芯片为核心,通过其LVDS I/O口稳定可靠地完成数据传输,系统采用Verilog语言完成8b/10b编解码、时钟数据恢复、CRC校验、字节边界调整、误码率测试模块等;通过实验表明,该方案既满足了长距离和高速数据传输的要求,又降低了系统成本。