摘要：2.5d先进封装区别于普通2d封装,主要在于多了一层Silicon Interposer(硅中介层),它采用硅工艺,设计方法相比普通2d封装更为复杂。而高带宽存储(High Bandwidth Memory,HBM)接口的互连又是Interposer设计中的主要挑战,需要综合考虑性能、可实现性等多种因素。介绍了基于Cadence 3d-IC平台的Interposer设计方法,并结合HBM接口的自动布线脚本可以快速实现Interposer设计;同时通过仿真分析确定了基于格芯65 nm三层金属硅工艺的HBM2e 3.2 Gb/s互连设计规则,权衡了性能和可实现性,又兼具成本优势。

摘要：由于高带宽存储器(High Bandwidth Memory,HBM)的高带宽特性,在2.5d封装中介层(Interposer)的版图设计过程中存在大量HBM接口的连线需要手动完成。介绍了如何使用SKILL语言在Allegro封装设计工具(Allegro Package design,APd)中实现HBM接口的自动布线,将原来的手动布线时间从2周缩短到10 min,大大压缩设计周期。