摘要：在嵌入式加密系统中,为提高3des算法的运算速度,提出了一种基于NIOS Ⅱ处理器实现3des算法的设计方案。通过向NIOS Ⅱ处理器指令集增加自定义指令的方法,简化了硬件实现的复杂度,提高了软件处理的运算速度。为保证系统的安全可靠性,提出了一种密钥管理和权限管理体制。使用QuartusⅡ开发工具完成系统的设计综合。在Visual Studio测试环境下,使用66.6 MHz的系统工作时钟测得系统的3des加解密运算速度最高可达96 Mbit/s。结果表明,该系统稳定、可靠,且具有较好的应用前景。

摘要：介绍了一种密钥可配置的高速(100 MHz)3des算法的RTL设计及FPGA验证。分析了des/3des算法的实现流程;采用流水线结构及并行结构技术,解决了3des加密算法硬件处理速度问题;并在高时钟频率作用下,实现了关键路径时序不收敛问题。同时,采用基于ROM的密钥可配置的方式,将由真随机数发生器(TRNG)等产生的安全密钥存放在ROM的地址空间内,ROM的部分地址在芯片封装前被固定,为不同客户提供不同安全密钥的初始地址。这不但增强了3des算法的安全性,而且还实现了密钥的可配置,使其具有更好的商业用途。本设计采用Verilog HDL实现,并在FPGA平台上对数据进行加解密运算,论证了整个设计的正确性。

摘要：为了加强网络信息安全,提高网络信息加密的安全性,运用3DE及ECC共同完成网络信息数据加密。首先,对3des算法进行简单分析,它采用168位的随机密钥生成密文,接着从数学模型和算法设计两个方面对ECC算法进行详细分析;最后进行实例仿真,采用MFC编写C++程序,完成对网络信息的3des-ECC算法加密,实验证明,采用该算法对网络信息加密,有较高的安全性,具有一定的研究价值。

摘要：该文详细介绍了3des算法原理,嵌入式开发平台的搭建设,并此平台上实现了3des算法功能设计。

摘要：为了提高工业领域实际应用中数据通信的安全性,本文在3des算法的基础上,提出了一种动态数据加密算法。以STM32微控制器为控制芯片进行设计,介绍了动态加密算法的原理、数据帧格式定义及软硬件设计方法,并通过实验验证了动态加密算法对提高通信安全的可行性。

摘要：主要介绍了3des算法及其在ATM加密密码键盘中的应用,并对ATM加密密码键盘的原理以及系统的软、硬件设计作了较为详尽的阐述。

摘要：3des算法是一个重要的对称加密算法,被广泛应用于实际系统中。目前并没有针对嵌入式的实现方法,依据3des算法和一般嵌入式系统需求,详细介绍该系统硬件和软件的设计过程。硬件以三星公司的S3C2410处理器为核心,系统以嵌入式Linux为载体。在此详细阐述开发环境的搭建、Bootloader的架构及功能、内核及文件系统的编译和移植。基于系统硬件和软件设计过程,通过MiniGUI图形界面对3des算法进行了演示。

摘要：使用Verilog语言设计了一款3des算法IP核,采用ARM公司的AMBA总线,使其可以用于ARM体系结构的嵌入式芯片中。首先通过分析3des算法原理,提出IP核的整体结构,对算法的关键部分状态机和S盒进行分析设计,完成整体设计后再进行验证与综合。目前该IP核的综合结果符合要求,并已通过仿真验证,在一款32位高性能DSP芯片中得到了成功应用。

摘要：介绍了 3 des加密算法的原理并详尽描述了该算法的 F PGA设计实现 ,设计中还采用了流水线技术来提高速度 ,添加了输入和输出接口的设计以增强应用的灵活性 ,各模块均用硬件描述语言 V HDL 实现 ,最终下载到 F PGA芯片Stratix中。

摘要：文章首先分析了3des算法的基本工作流程;然后在资源优先和速度优先两种实现方案的基础上,提出了一种面积和速度折衷的3des算法实现方案;最后使用Altera公司的FPGA器件设计了该方案下的IP核,并描述了该方案下IP核主要模块的设计方法,分析比较了实验结果。