摘要：通过优化和改进梳状滤波器结构,采用FIR补偿滤波器以补偿通带衰减,并合理安排硬件电路以节省面积,设计了一种高速、低功耗高阶∑△adc中的抽取滤波器.应用Matlab进行电路仿真,该滤波器阻带衰减为-65 dB,通带纹波为±0.05 dB,过渡带为0.454fs^0.583fs.经过VerilogXL和系统验证,该滤波器完全满足∑△adc的系统要求.

摘要：模数转换器(Analog-to-Digital Converter,adc)是片上集成系统的关键部件,通过对逐次逼近逻辑电路和三值逻辑原理的研究,提出了一种基于碳纳米场效应晶体管(Carbon Nanotube Field Effect Transistor,CNFET)的三值逐次逼近adc设计方案。该方案首先控制三值电容阵列的底板电压,逐次逼近其模拟量值,产生由高位到低位的二值信号,然后由编码器将二值转换为三值信号,完成整个转换过程,最后实验证明了所设计的电路逻辑功能正确,并具有明显的高速、低功耗特性。

摘要：为了降低TD-LTE终端功耗,采用0.13-μm CMOS工艺实现了一款基于TD-LTE终端的连续时间ΣΔadc。采用该adc的TD-LTE接收机省去了传统接收机中的低通滤波器,节省了功耗。该adc采用了3阶、3位量化的结构,并用较简单的方法实现了多余环路延迟(ELD)的补偿。该adc的硅片测试结果显示在TD-LTE的20 MHz带宽下实现了66 dB的动态范围,功耗为25.1 mA。

摘要：为了降低复合材料密度,又不损失材料的力学性能,以adc(偶氮二甲酰胺)为发泡剂,异氰酸酯为胶粘剂,采用聚合物发泡技术与人造板工艺相结合制备发泡复合材料,重点研究发泡与固化的协调工艺以及发泡对材料力学性能的影响。研究结果表明:(1)发泡与固化协调工艺为:复合温度180℃,复合时间25m in;(2)发泡使材料密度降低的同时可明显提高其物理力学性能。

摘要：莫尔信号细分是光栅传感器应用的必要环节,幅值分割法是实现莫尔信号细分的重要手段。为减小信号质量对细分结果造成的影响,误差补偿成为细分实现过程中必不可少的单元。本文针对数字式幅值细分方法开展研究,针对adc参数对光栅莫尔信号误差补偿和细分效果的影响进行分析,建立adc参数与莫尔信号直流补偿、幅值补偿和细分倍数之间的量化模型,设计并开展了直流和幅值补偿效果实验。研究结果表明:不同位宽的adc对莫尔信号误差补偿和细分效果的影响不同,在本文模型的基础上,adc位宽应提高1 bit^2 bit。研究成果对于莫尔信号数字式幅值分割细分系统的工程实现具有一定的指导意义和参考价值。

摘要：A novel depletion-mode NJFET compatible high-voltage BiCMOS process is proposed and experimentally demonstrated with a four-branch 12-bit DAC（digital-to-analog converter）.With this process,an NJFET with a pinch-off voltage ofabout-1.5 V and a breakdown voltage of about 16 V,an NLDDMOS（N-type lightly-dosed-drain in MOS） with a turn-on voltage of about 1.0 V and a breakdown voltage of about 35 V,and a Zener diode with a reverse voltage of about 5.6 V were *** results showed that the converter had a reference temperature coefficient of less than±25 ppm/℃,a differential coefficient error of less than±0.3 LSB,and a linear error of less than±0.5 *** depletion-mode NJFET and its compatible process can also be widely used for high-voltage adcs or DACs.

摘要：伴随高精度电源系统的发展,数字电压调整模块(DVRM)需要高速,高精度的模数转换器.为此,提出了一种新型预放大器链设计方法,能够获得非常小的LSB.该方法优化了预放大器输入管的尺寸,在保证足够小的失调电压的前提下,使各级输入管面积总和最小.为验证该优化方法,结合电阻均衡技术,构造了一个3级结构flash型adc.与一般设计相比,输入管总面积减少了57%.每个LSB为3.125 mV,直接转换精度3.5 bit,得益于窗口结构,在满度输入范围内等效精度为8 bit,采样率为224 Msample/s.

摘要：首先从理论上分析了影响adc信噪比的因素,然后以此为依据,从电路设计和器件选择两方面出发,采用模/数转换器AD6644AST-65进行高速高分辨率adc电路的设计,并给出电路实测结果。

摘要：模拟数字转换器(adc)是智能化传感器的一个重要组成部分。阵列型传感器应用对adc的功耗及芯片面积都具有较高的要求,同时传感器本身特性要求adc具有较高的精度,对阵列型传感器用adc的设计提出了挑战。在分析各类型adc的性能优劣势的基础上,提出了应用增量型Sigma-Delta adc来设计阵列型传感器应用。介绍了增量型Sigma-Delta adc的架构设计以及电路设计,并在0.18?m CMOS工艺下流片。在40 k S/s的转换速度下,所设计的adc达到了15 bit的精度,功耗为58?W,单个adc的芯片面积为10?m×530?m。测试结果表明增量型Sigma-Delta adc非常适合于阵列型传感器应用。

摘要：从理论上分析了时钟抖动(clock jitter)对模数变换器(analog to digital con verter,adc)的信噪比和无伪波动态范围(spurious free dynamic range,SFDR)等指标的影响.使用Labview在计算机上建立adc仿真系统,并用 Analog Devices公司的AD6644设计了两套电路,对采样时钟抖动不同的 AD6644 的变换性能进行实际测量,分析了实测结果,还进行了对比仿真实验,并和理论分析互相验证.结果显示时钟抖动严重影响adc的 SNR, 采样频率越高,影响越大,但会改善 SFDR.理论分析、仿真和实际测量的结果为高速、高精度 adc电路的设计和芯片选型提供了很好的参考.