摘要：从电路实现和降低功耗的角度出发,优化并改进了梳状滤波器结构,同时设计了 FIR 补偿滤波器对其通带衰减进行补偿,通过合理的硬件电路安排来节省面积、提高速度,最终完成了高阶∑△adc 中的抽取滤波器的设计。经过 Matlab 仿真,该滤波器阻带衰减为-65dB,通带纹波为±0.05dB,过渡带为0.454fs～0.583fs,经过 VerilogXL 和系统验证,该滤波器完全满足∑△adc 的系统要求。

摘要：变压器用于信号隔离，并且将单端信号转换成差分信号。当在高速模数转换器(adc)前端电路中使用变压器时常常忽略的一个问题是变压器绝非理想器件。任何由变压器引起的输入失衡都会使输入的正弦信号变成非理想的正弦信号波形传送给adc的输入端，从而导致adc的总体性能不如其它方式耦合到adc的性能。

摘要：针对碲锌镉探测器前端读出电路要求低功耗、低噪声、高精度的特点,设计了一种12-bit、1Ms/s的逐次逼近式模数转换器(SAR adc).该模数转换器由数模转换器(DAC)和比较器等组成.其中DAC采用电荷按比例缩放结构,利用电荷守恒原理,提高了缩放电容的匹配精度.比较器采用多级预放大器级联的动态锁存器结构,采用输出失调校准技术提高了比较器的精度.整个电路采用TSMC 0.18μm 1P6MCMOS混合工艺进行设计和实现.仿真结果表明,在1MHz的采样率、输入为97KHz正弦信号下,SAR adc的DNL为-0.1/0.37LSB,INL为-0.44/0.32LSB,SNR为65.33dB,ENOB为10.55bit,功耗为1.17mW,满足了系统的设计要求.

摘要：100Gb/s线路侧光收发模块中adc的时钟设计关键在于保证时钟的低抖动性,是光模块可靠工作的基础。介绍了100Gb/s线路侧光收发模块的基本架构和工作流程,提出两种时钟方案,对比分析了两种方案的性能,对线路侧光收发模块中adc的时钟设计具有一定参考借鉴意义。

摘要：为了确保植入式眼压传感器在体内长期保持稳定的工作状态,同时能较为精准地反映人体眼压变化,设计了一种应用于青光眼治疗的植入式眼压检测传感器的10bit,20kS/s低功耗逐次逼近型数字模拟转换器(SAR adc).该电路内置的DAC使用全电容阵列设计,利用对称电容阵列结构提高缩放电容的匹配精度;比较器采用三级预放大器加一级动态锁存器结构,并引入了失调校准功能.电路采用SMIC 0.18μm 1P6M工艺进行设计,后仿真结果表明,在20kS/s的采样速率下,有效位数可达9.4bit,平均功耗仅为44.7μW.

摘要：本文详细阐述了一款基于三星ARM芯片S3C44B0X的高速AD转换器的电路设计,并介绍了该电路的特点和简单分析了实验结果。该电路系统扩展的外部存储器容量高达12Mbyte,人机交互接口丰富,调试简单。实验结果通过MATLAB仿真,并通过理论推导计算,证明AD转换速率可以达到1.5Mbps左右。

摘要：介绍了心电图(ECG)的基本工作原理,讨论了干扰ECG信号的因素,以及提高可靠性、实现高精度电气特性的难点。业内标准的ECG架构是采用模拟前端和adc组合而成的解决方案。MAX11040K同步采样Σ-Δ型adc提供了一个引人注目的亮点,即其高度集成的解决方案省去了AFE,节省空间的同时降低了系统成本。

摘要：介绍一种基于蓝牙射频电路可测性设计的8位逐次逼近型adc.该电路的核心由采用rail-to-rail输入的比较器和R-2R网络结构的DAC组成.针对可测性设计的要求,电路结构简单紧凑,功耗低,芯片面积小.同时也提出,基于该adc的一种适合于蓝牙射频电路的测试方法,通过该方法可以较好地对蓝牙射频电路的功能和性能进行监控和测试.芯片采用TSMC的0.35μm标准CMOS工艺制造,面积仅为0.15mm2.测试结果显示,在3.3V工作电压下,分辨率可达7位,且在高频工作环境下表现出很好的抗干扰特性.

摘要：针对传统adc转换精度较低的缺陷,提出一种24位高精度Σ-Δadc的系统设计方法,并完成了数字抽取滤波器的版图设计.数字抽取滤波器主要由控制模块、7级CIC滤波器、FIR补偿滤波器、FIR抽取滤波器组成.采用抽取因子可调的多级CIC抽取滤波器结构,有8种输出采样率可供选择,以适应带宽不同的信号.整体滤波器的通带波纹小于0.05dB,阻带衰减不低于130dB.采用通道间时分复用的方法,相比传统时分复用进一步减少了电路中加法器和乘法器.采用SMIC 0.18μm CMOS工艺实现,芯片面积平均每通道约为0.81mm2,输出采样率为500SPS时,平均每通道功耗约为18.26mW.

摘要：在数据采集系统中,经常需要多通道模数转换器对大量数据采样并高速传输给FPGA;为提高模数转换器和FPGA之间的数据传输速率,增加系统集成度,利用Xilinx公司Virtex-5系列FPGA内嵌的RocketIO GTX收发器为物理层,设计实现多通道模数转换器与FPGA间的单向高速串行传输;介绍了RocketIO内部结构和使用特点,详细讨论基于自定义协议的传输模型设计,给出了自定义协议FPGA实现方法,并在ISE环境下进行仿真和验证,实验结果表明当系统参考时钟为250MHz,单通道线速率达4Gb/s时,能够实现四通道稳定高速串行传输。