摘要：为实现分条电离室数据采集系统小型化和集成化,设计了一款adc数据采集卡。该卡采用FMC子卡结构,支持16通道60 MS/s同步采集。通过FPGA编程,实现采样时钟配置、模数转换、数据传输和缓存功能。经测试:采集卡全功率模拟带宽为102 MHz(满量程2 Vpp),输入频率为5 MHz时,信噪比为68.58 dB,有效位大于10 bit;在束流模拟测试中输出非线性为0.72%;通道噪声0.209 mV,能满足分条电离室的数据采集需求。

摘要：介绍了一种应用于传感器检测系统的高精度Hybrid adc,此系统是基于双积分adc与SAR adc的混合结构。详细描述了此结构提出的理论基础、电路的具体结构,并基于此结构设计了一款16位Hybrid adc,此系统的时钟频率为25 MHz,输入电压范围为0.5 V^4.5 V,电源电压为5 V。仿真结果显示,此结构的16位adc的信噪比达到90 d B,有效位数可达到15位,而且仅用了28个时钟周期实现了16位adc的转换,此结构既有双积分adc的高分辨率的特点,还部分继承了SAR adc的速度优势。

摘要：模拟/数字信号转换器(adc)和数字/模拟转换器(DAC)是两种基本的电子应用模块,用于实现模拟和数字信号之间的转换.作为独立器件或者集成到各种混合信号芯片中,广泛的应用于各种电子产品.因此,在对这些混合信号芯片进行测试的时候就要对其中集成的adc/DAC的性能设计相应的测试方案.

摘要：发泡剂偶氮二甲酰胺(Azobisformamide)简称adc,应用于CR,NBR和NR等橡胶海绵制品,也可用于PVC,PE,EVA和EPPE等树脂的发泡制品中.控制发泡剂adc质量的主要性能参数包括发气量、分解温度和纯度等.其中,发气量是判定产品质量的重要参数.但在试验过程中发现,采用目前通用的检测方法,adc发气量的试验结果平行性较差,难以达到方法规定的误差范围.本工作对影响发泡剂adc发气量测定结果平行性的因素进行了讨论.

摘要：软件雷达的目标是使adc尽可能早的将接收到的信号数字化,从而使更多的信号处理和数据处理通过软件来实现。由于雷达射频频率高,无法采用Nyquist低通采样技术对其进行采样。本文研究了利用带通采样定理使用较低的采样频率实现雷达模拟信号到数字信号的转化,并分别对雷达射频信号进行带通采样对模数转换器采样速率、转换位数、信噪比等性能参数进行了具体分析,为模数转换器的设计提供参考。

摘要：MEMS加速度计接口电路主要采用传统sigma-delta架构实现,但这种方式中的电路失调电压很容易产生积分饱和现象.为解决这个问题,本文设计了一种可以用于钻井、石油勘探等微弱信号检测的新型数字电容接口电路.该设计在电容式MEMS加速度传感器基础上,采用FPGA实现数字三阶环路滤波器,构成5阶sigma-delta系统.采用数字环路滤波器降低了ASIC模拟电路版图设计与芯片测试难度,利于快速优化环路滤波器设计参数,改善系统稳定性和优化系统噪声性能.前置放大器采用一种相对简单的相关双采样技术,能够有效减小前置放大器的失调电压.根据MEMS加速度计前置放大器输出信号符合正态分布的特点,设计了带有一定预测功能的8-bit瞬时浮点adc,实现模拟与数字环路滤波器互联.在200Hz带宽内,该接口电路系统噪声基底达到53.09ng/rt(Hz),满足系统噪声设计要求.前置放大器与adc采用XFAB XH018混合信号CMOS工艺流片,开环测试表明,前置放大器的灵敏度和噪声分别为0.69V/p F和3.20μV/rt(Hz).

摘要：根据现代通信对模数转换的高速、高分辨率性能要求,在对现有的并行式模数转换电路研究和改进的基础上,提出了一种比特滑动流水并行式模数转换方法,从而简化了电路结构、节省了器件、降低了功耗,更有利于集成化。时域仿真实验结果表明,运用该方法实现的adc,其采样频率达到10Ms/s。

摘要：介绍了通过改变ICL7107基准电压实现量程迁移功能的方法,以及通过在ICL7107的输入信号负端与模拟地之间附加电压实现零点迁移功能的方法.给出了详细的测试数据,讨论了增加量程、零点迁移功能的适用范围和条件.给出了上述新增功能在电路设计中的应用实例.

摘要：针对目前数据采集过程中存在很多不准确和抗干扰性差等缺点,提出了一种新的adc动态测试方法,设计了基于高速adc动态测试的测试平台,介绍了其测试的方法和基本原理;验证噪声信号对adc测试影响较大,提出可以利用噪声信号有效提高adc转换性能。通过对ADI公司的AD6645-105进行测试与分析,结果表明该测试方法不仅具有安全可靠、准确等特点,且可以有效提高adc转换性能,改善转换的转换精度,提高adc的抗干扰性。

摘要：本文提出了一种基于直方图(Histogram)的内建自测试(BIST)结构来测试adc的静态参数,包括偏移误差(Offset Error)、增益误差(Gain Error)、积分非线性(INL)和微分非线性(DNL).BIST体系结构主要包括波形生成控制器、一个基于DDS的数字正弦发生器、一个数字三角波发生器和一个CPU核.三角波信号被用来作为激励信号,经过数字三角波发生器和DAC转换而成.这种adc内建自测试方案可以通过编程实现重配置,主要包括adc精度(与待测adc有关)、激励信号波形类型、频率和初始相位.整个BIST通过FPGA开发板来实现,实验结果表明此BIST结构可以有效测试adc的静态参数.