摘要：介绍了利用4片adsp21160处理器设计的雷达高速并行信号处理板。整板的峰值运算能力达2400MFLOPS,处理板间可通过链接口及VME总线接口进行通信,板间数据吞吐量达1280MByte/s,基于该信号处理板易于构成完整的高性能并行信号处理系统。该板运用高速电路设计方法来设计电路,进行信号完整性分析和仿真,保证了设计的质量。

摘要：为了满足水声通信以及水下信号处理和目标识别等方面对高速实时并行处理系统的要求,文章设计并研制了一种基于4片SHARC-DSP芯片(adsp21160)和多通道同步采样ADC芯片的多处理器并行数字信号处理系统,解决了水声通信与阵列信号处理中多通道同步采样和大数据量的高速实时处理的问题,同时该系统具有良好的稳定性和通用性。

摘要：文章以声纳信号处理领域中的应用为例 ,介绍了基于adsp2 1 1 60的高速处理阵列的设计方法。adsp2 1 1 60是Sharc浮点通用数字信号处理器(DSP) ,由于它高速的信号处理能力 ,大容量的片内SRAM和LinkPort接口设计 ,使得它很适合组成DSP阵列结构 ,完成高速实时信号处理任务。

摘要：介绍利用4片adsp21160处理器设计的雷达高速并行信号处理板。整板的峰值运算能力达2400MFLOPS,处理板间可以通过链接口及VME总线接口进行通信,板间数据吞吐量达1280Mbytes/s,基于该信号处理板易于构成完整的高性能并行信号处理系统。该板运用高速电路设计方法来设计电路,进行信号完整性分析和仿真,保证了设计的质量。

摘要：利用EXAR公司的通用异步收发器ST16C1551实现微机串口与adsp21160N步串口通信，在PC机上观察信号处理分机进行实时CFAR检测的中间过程和最终结果，该方案中ST16C1551实现数据的串／并、并／串转换，接口逻辑用FPGA实现：给出了硬件连接电路和设计方法。

摘要：利用 4片adsp2 116 0处理器设计雷达高速并行信号处理板 ,整板的峰值运算能力达 24 0 0MFLOPS ,板间数据吞吐量达 12 80MBytes/s,基于该信号处理板易于构成完整的高性能并行信号处理系统。运用高速电路设计方法设计电路 ,进行了信号完整性分析和仿真。

摘要：本文使用adsp21160芯片作为测量运动到达方向平台的主处理器,构建数字信号处理系统,用于信号的二维DOA估计的矩阵运算。

摘要：基于分裂基FFT(SRFFT)算法设计FIR数字滤波器,首先将输入信号经A/D转换成数字序列,运用重叠相加法将数字序列分段成固定长度的数据组,然后采用SRFFT算法对固定长度的数据组将时域的卷积运算转换为频域的复乘运算,再利用分裂基IFFT(SRIFFT)转换回时域,从而达到滤波的效果.基于SRFFT算法的FIR数字滤波器较其他FFT算法大量减少了复乘加运算量,提高了滤波效率.本文设计的滤波器是一个长度为400～500阶的可变FIR数字滤波器,输入信号为采样速率10 MHz的复数据,根据系统处理要求,采用2片高速浮点芯片adsp21160构成多处理器并行系统来实现高速FIR数字滤波器的设计.

摘要：本文主要介绍了通过ISA总线对adsp21160进行链路口加载,并简要介绍了adsp21160的链路口的特点及功能。

摘要：首先介绍adsp21160的功能及其特征,详细给出基于adsp21160的多处理器并行系统的设计流程及外围电路。最后介绍该并行系统的应用。