摘要：直接存储存取是一种在各个模块间进行大量数据传输的高速度、高效率的传输方式。在CPU对DMA进行初始化配置后,允许DMA作为主机占用总线,直接对外围设备和存储器的数据进行读写,实现外设和存储器、存储器和存储器之间的数据传输,不再需要CPU的干预,可以解放CPU,极大提高数据传输效率。本文旨在基于ahb总线协议的双通道DMA控制器实现外设与存储器之间的数据传输。

摘要：该文设计了面向SOC的可配置ahb接口组件。该接口组件针对SOC中的ahb总线从设备,提供寄存器、中断信号、SRAM、FIFO数据接口,实现了高度可配置性,兼顾了效率和重用性。该接口模块成功地应用在DAB和DRM接收机芯片的设计实践中。在DRM接收机芯片中的一个典型应用为0.18μmCMOS工艺下占用0.078mm2的面积。

摘要：介绍了一种快速准确的片上系统验证方法。这种方法改善了针对当今高性能的系统设计的验证过程,从而减少了开发整个系统所需要的成本。

摘要：AMBA总线结构广泛应用于片上系统设计中。其中,ahb总线用于系统高性能、高时钟速率模块间通信,ahb总线接口设计分为主控模块接口设计和从模块接口设计。IDE硬盘作为高性价比的存储介质,广泛应用于海量视频数据的高带宽存取。本文鉴于ahb总线结构下对海量数据存储介质的需求,提出了本设计;阐述了ahb总线和IDE总线数据传输规范,并给出一个IDE硬盘控制器与ahb总线接口的具体实现。该设计采用Verilog HDL进行RTL级实现,用Quartus Ⅱ 6.0进行综合,并且在FPGA系统中得到了验证。

摘要：为了满足基于嵌入式内核的MCU芯片对于内部总线系统的设计需求,分析了嵌入式内核的对外的ahb总线接口特性,提出一种兼顾效率和可复用性的MCU芯片内部总线架构。该架构符合ahb总线规范,支持多个主控器同时访问不同的从设备。采用灵活的仲裁机制解决访问冲突。本文设计MCU总线架构应用于一款工业控制类MCU芯片,完成了FPGA原型验证、流片和样片测试。

摘要：结合一款基于MIPS14K内核的SoC中ahb总线矩阵的设计需求,分析单层ahb总线的特性及不足,提出并实现了一种可配置、层次化、高效的ahb总线矩阵体系架构.该总线矩阵符合ahb lite协议标准,支持多路MASTER/SLAVE并行访问,减小了总线仲裁延迟,提高了系统带宽,应用高效的轮询仲裁机制,提高嵌入式SoC芯片的整体性能.本设计实现了5主5从的ahb总线矩阵,已应用于一款SMIC55nm工艺条件下工作频率为160MHz的轻量级嵌入式网络处理器SoC芯片,完成FPGA系统级验证并实现了流片设计.

摘要：国内基于RISC-V指令集的嵌入式处理器的研究在近几年内得到了快速发展.在性能评估研究上多集中于2-3级流水的小规模、低功耗处理器,针对5级流水架构处理器的性能量化研究较少.针对该问题,在传统5级顺序流水架构的基础上,分别从RISC-V指令预测、流水线机制、乘除法算法、存储架构等方面分析处理器优化的策略.针对不同策略优化的处理器以ahb片上互联、APB桥接的方案实现外部模块的搭载.在FPGA上完成软硬件协同仿真验证,并在Xilinx的XC7K325T开发板上运行性能评估测试程序CoreMark,依据运行结果着重分析不同静态预测算法、不同周期乘除法运算、外挂存储的容量与设计等因素对处理器的影响.最终实现的处理器基于RV32IMZicsr架构,采用了半静态预测(资源优化)、流水线检测转发机制(处理优化)、短周期乘除法(计算优化)、最优存储架构(取指与访存优化)等性能优化策略.CoreMark跑分达到3.06 CoreMark/MHz.

摘要：如何有效的对SoC设计进行验证已经成为缩短设计周期的关键问题。针对这个问题,本文提出一种形式化建模与验证方法,对片上系统AMBA工业总线规范的ahb总线协议进行形式化规格;建立了与ahb协议规格对应的有限状态机和SMV模型,使用CTL描述了仲裁器的公平性、从单元活性、从单元的交互操作性、互斥性和无饥饿属性;采用SMV模型检验器对ahb总线协议模型的无饥饿属性进行了自动化验证。结果表明所提方法能够有效应用于SoC的验证。

摘要：提出了基于AMBA ahb总线协议的DMA控制器设计方法,阐述了ahb总线的特征架构以及DMA数据传送方式,分析了DMA在数据传送应用中的特征作用,提出了一种功能较为完备的DMA控制器设计方案,给出了较为详细的模块设计.最后,描述了验证环境的搭建和验证过程,并通过软件验证,完成了DMAC所要实现的功能.

摘要：在分析了SD卡传输协议的基础上,给出了一种SD卡控制器设计方案.其特点是采用了高速的ahb接口和特殊的DMA传输方式,因此可应用于高速实时数据流的处理.该设计已通过FPGA验证并达到了设计目标.