摘要：随着以IP核复用为基础的SoC设计技术的发展,工业界及研究组织积极从事相关IP互联标准方案的制定工作,从目前的研究和发展看,影响力较大的有IBM公司的CoreConnect、ARM公司的amba和SilicoreCorp公司的Wishbone。基于现有IP互联接口标准技术的发展现状,本文对这三种SoC总线技术进行了详细介绍。

摘要：文章提出了一种适合于HDTVSoC的amba总线设计方案,并对整个架构进行了详细的验证;实践证明,amba总线非常适用于HDTVSoC系统;与用硬件描述语言构建的测试平台相比,软硬件协同的验证方法不但有更高的仿真覆盖率,而且更加高效省时。

摘要：随着SoC(片上系统)的快速发展,高速片上数据传输对片上总线的要求越来越高。文章在分析当前设计中常用的几种SoC片上总线标准(ARM的amba总线、Silicore的Wishbone总线I、BM公司的CoreConnect总线、Altera的Avalon总线和OCP—IP设计的OCP总线)的基础上,对它们的综合应用和性能进行了分析比较。

摘要：本文详述了一种基于amba总线接口的IIC总线控制器IP核设计 ,给出了该IP核的系统结构以及各个子模块的详细设计方法 ,并对该IP核进行了功能仿真、FPGA原型验证 ,可测性设计以及综合。最后给出了采用Fujitsu提供的CE6 6工艺库的综合结果以及性能参数。

摘要：通过对amba2.0总线结构的介绍以及AHB总线的分析,结合在第三代移动通信终端基带芯片的开发和设计的实际应用,给出了在AHB总线上设计实现DMA控制器的一种方法,并用硬件描述语言(Verilog HDL)实现对DMA控制器的设计,同时用仿真工具进行了仿真分析,并通过可编程逻辑器件(FPGA)完成对设计的验证,形成完整可复用的IP软核,最后该设计成功应用于第三代移动通信终端基带芯片。

摘要：本文通过对amba2.0总线结构的介绍以及AHB总线的分析,结合在第三代移动通信终端基带芯片的开发和设计的实际应用,给出了在AHB总线上设计实现DMA控制器的一种方法,并用Verilog HDL(硬件描述语言)实现对DMA控制器的设计,同时用仿真工具进行了仿真分析,并通过可编程逻辑器件(FPGA)完成对设计的验证,形成完整可复用的IP软核,最后该设计成功应用于第三代移动通信终端基带芯片。

摘要：以SDRAM控制器为研究对象,探讨硬件逻辑设计时其性能度量的方法,通过建立一个硬件时钟周期级上的SDRAM控制器性能度量模型,在硬件逻辑实现的层次上实现了SDRAM控制器性能的评估。根据该性能度量模型,既可以分析已有设计的性能,又可以启发SDRAM控制器的优化方案。在双向有线数字电视信道SoC系统平台上应用该度量模型对三个amba总线接口的SDRAM控制器实现方案的性能进行分析,从而验证该性能度量模型适用于评估和指导SDRAM控制器的设计。该实验方法还可以用来评价各个不同IP核提供商提供的SDRAM控制器IP核,以及评估SoC系统中一些其他IP核的性能。依据模型给出的量化分析信息,对优化设计具有启发性。

摘要：SoC设计中IP复用技术的关键是建立一套完整的片上总线系统。目前amba总线、Core-Connect总线、Wishbone总线、OCP总线、AVALON总线以及近年国内逐步使用的C* Bus总线是主要的片上总线系统,本文对这些总线进行了初步研究和探讨。

摘要：大规模系统芯片的设计必须依靠完整的验证来保证其正确性。高效、可重用的验证平台是必需的。该文采用便于调试的独特内存映射方式,将实时、多任务的VxWorks嵌入式操作系统应用于验证平台。该平台可对amba VIP的总线功能模型命令进行解释,实现测试用例的可重用。通过设计AHB总线到EC总线的桥接,实现验证平台对amba总线系统与EC总线系统的兼容。该平台在基于COS操作系统的手机智能卡芯片验证中得以应用。

摘要：基于申威自主指令系统设计开发了一款高可靠性、高性能嵌入式处理器芯片。该处理器采用SoC技术和amba总线架构,片上集成自主研发的申威第3代64位高性能处理器核心Core3,以及PCIe2.0、USB2.0等多种标准I/O接口,基于国内成熟工艺开发,片上集成2.5亿晶体管,在-55℃~125℃宽温下的核心工作频率达到800 MHz,双精度浮点峰值性能为3.2 GFlops,全片峰值功耗小于3.2 W。详细介绍了该处理器为了实现高可靠性、低功耗和高性能等设计目标,在芯片结构设计、可靠性设计、低功耗设计和物理实现方面所采取的技术方法和手段,并给出了芯片频率、功耗和成品率等主要技术指标的测试结果。该处理器已在多个信息设备领域得到了应用,并取得了较好的社会效益。