摘要：通过分析SD卡物理层规范,设计了一种采用SD总线的SD卡控制器,该控制器可以实现对于SD卡的基本控制,如:初始化SD卡、读写数据、擦除数据等操作.该控制器应用于一款采用amba总线的多媒体SoC芯片.该设计采用硬件描述语言(Verilog)实现,利用SYNOPSYS公司的EDA工具(VCS和DC)对该控制器进行仿真、综合,最后采用FPGA验证控制器功能正确性.本文阐述了该控制器的设计思路、模块划分以及每个模块的具体设计,最后给出仿真、综合以及FPGA验证的结果.

摘要：设计了一种高性能SD/TF卡控制器IP核。该IP核采用amba总线作为主控制器的接口,基于SD2.0技术规范。采用Synopsys公司的design compiler工具,基于SMIC0.35微米工艺库,完成了ASIC平台的综合。DC综合结果表明,本文所提出的SD/TF卡控制器可工作在57MHz,面积仅为3.5万门。

摘要：对于所有开发者．尤其是硬件和软件开发者来说．建立一个基于微处理器的复杂但是又有着高性能、高可靠性的嵌入式产品，并且能够按时上市．是一个巨大的挑战。在SoC设计时加入嵌入式调试和追踪分析逻辑能够显著地帮助开发者完成这个挑战。本文将会提到在嵌入式系统中．开发者将会遇到的典型问题和最新的ARM CoreSight技术将会如何提供给开发者更大的便利去深入了解分析芯片内部的操作和故障。这些典型问题包括：对于多核系统和智能外设的调试；对于多异步高速内核的追踪分析；对于amba总线和外设行为的调试和分析；在管脚有限的情况下如何保持对系统的可调试性；对于实时事系统的非侵入性交互式调试等。

摘要：为设计面向amba的SoC集成,将8051兼容内核封装成为带32位AHB总线接口的标准主设备IP,采用了8051内核的高段外部数据空间映射成分页的4 GB SoC空间。设计中采用了嵌入式FLASH器件作为程序存储器,并为提高系统性能而设计了128字节直接映射结构的指令高速缓存。封装成的处理器IP在0.18μm工艺下可工作在200 MHz。利用如Keil uVision等8051兼容工具进行软件开发。测试结果表明,该处理器IP在SoC集成中具有灵活性,借助软、硬件复用,提高了设计效率,具有良好的实用价值。

摘要：设计了一种适用于不同时钟域之间数据传递的Cache-amba桥。利用AHB总线的信号特点以及桥与I-Cache和D-Cache控制器的握手机制,用较简单的组合逻辑解决了数据的丢失及数据的重复采样问题。SoC系统通过了FPGA原型验证,并用TSMC 0.25μm CMOS工艺流片成功。芯片测试结果表明,系统在CPU与总线频率之比为2∶1和1∶1两种模式下均正常工作,CPU的最高频率为133MHz。

摘要：文章描述SoC平台的片内总线到VCI标准接口的转换部件的设计实现。它可以把带有VCI标准接口的IP模块和amba AHB系统总线连接起来。研究内容主要包括两部分:第一,在VCI标准Rev2.0版本的基础上,参照BVCI协议要求完成一个amba AHB系统总线与VCI标准接口的转换部件-AHB/VCI Wrapper;第二,利用总线功能模型(BFM)思想,为amba总线和BVCI接口建立相应的BFM模型,在此基础上,完成对amba总线控制部件和AHB/VCI Wrapper的功能验证。该平台具有很好的可重用性。