摘要：本文基于音视频编解码标准avs运动补偿部分算法,提出了一种高效的硬件结构。该设计以8×8块为基本运算单元,由运动向量MV计算、参考像素读取及像素插值3级流水线结构组成,并采用Verilog HDL语言完成了硬件设计,实验数据表明本设计能够完全满足avs高清视频实时解码的要求。

摘要：根据avs音视频解码标准提出的算法设计了一种SoC架构的avs解码芯片设计方案。该方案能够有效的减小纯硬件实现avs硬件解码器的复杂度。采用软硬件协同设计的思想，降低解码器设计的难度，同时提高解码的灵活性。

摘要：目前。在世界范围内以广播方式的小屏幕、便携式视／音频业务（手机电视为其典型代表）正在蓬勃兴起。手机电视已渐成为移动通信领域最快的业务增长点。未来5年。中国的手机电视业务用户将接近手机用户的8％，仅手机电视用户收费的规模就将达到200亿元人民币以上，另外还会有广告的收入。

摘要：为提高avs和H.264反量化算法硬件资源的利用率,设计了一种能够兼容2种解码标准的反量化模块.在分析了avs和H.264反量化算法的基础上,给出了两者之间的异同点.并根据反量化算法的特点,采用基于算法和硬件模块的复用技术,提出了一种资源复用的硬件架构,不但实现了同块中4个像素点的并行运算,而且实现了H.264中直流块和交流块的并行处理.仿真结果表明:该模块能满足高清数字视频的实时处理应用.

摘要：本文提出了满足avs实时高清视频编码的变换、量化、反量化、反变换和扫描的硬件设计方案。该设计方案以宏块为单位进行操作,通过采用乒乓操作和流水线技术,提供了高性能的并行数据处理能力。本文根据avs变换和反变换的特点,设计了RAM行列存储器,实现高速并行转置,同时,提出了利用RAM实现并行扫描的方法及其结构,提供高数据吞吐速率.用FPGA验证结果表明,该设计满足高清序列1080i 30Hz实时编码要求。

摘要：本文从数字音视频编解码技术标准(avs,Audio Video coding Standard)的熵编码原理出发,对算法模块进行分析,提出了一种使用较少存储空间来存储码表的方法,并结合算法特点给出了现场可编程门阵列(FPGA,Field-Programmable Gate Array)的实现方法。本设计中将码表查询、切换和指数哥伦布编码合并为一个流水线单元并行处理,节省了大量存储中间结果所需的空间;并将各任务并行执行,加快了处理速度。利用FPGA开发工具ISE10.1和仿真工具ModelSim SE6.2b,完成了avs熵编码的FPGA设计与实现。

摘要：根据avs标准中的环路滤波算法特点提出了一种用于avs解码芯片的去块效应滤波模块设计方案.该设计采用片内RAM对滤波参考数据进行缓存,大大减少了SDRAM的带宽占用.同时,对存储结构进行了合理的安排,将前一个宏块滤波数据写入SDRAM的操作和当前宏块的滤波操作并行处理,加快了滤波处理速度.综合和仿真结果表明,该设计处理速度高,达到了实时解码的需求.

摘要：美国国家半导体的Power Wise Interface（PWI）能量管理单元（EMU）是面向移动计算平台的高集成、应用灵活的数字可编程电源产品。通过高速串行PWI链路，EMU可以对多种稳压器进行控制与编程。PowerWise规格基于完全开放的标准，其接口令设计者可以易于采用PowerWise规格进行应用设计。

摘要：为了推动音视频编码标准(avs)解码芯片产业的发展,提出了一种基于avs标准的帧间预测亮度插值电路的硬件结构。该设计将像素点按位置的不同分为三层,并采用了不同的流水线结构予以实现,充分利用了像素点之间的复用情况,兼顾处理速度和实现代价两方面考虑,硬件实现效率较高。满足了硬件资源以及系统时钟频率的要求。

摘要：本文提出了一种基于OMAP1510和avs-M标准的实时解码方案。在充分考虑了OMAP1510硬件结构特点的基础上对解码程序进行了优化。