摘要：以avs解码器中帧内预测算法为研究对象,利用ARM的ESL平台SoC Designer建立了周期精确级的帧内预测模型。该模型采用了可重构设计的方法。并对模型的加速性能进行了分析,实验结果表明该模型大大加快了解码的仿真速度。最后利用EDA软件给出了模型VLSI设计后的综合结果。

摘要：avs是我国自主制定的音视频编码技术标准。可变字长编解码是avs标准中的一项重要技术，该文提出了一种基于SoC平台的avs可变字长解码（VLD）设计。根据avs变长码表的特点，重新设计合理的变长码表减少时钟消耗，采用c语言和汇编语言进行设计、模拟，并通过了SoC仿真平台验证。在164MHz工作频率下实现满足基准档次6．0级别的avs高清视频码流的实时解码要求。

摘要：根据软硬件设计思想设计一个结构划分合理的可重用的avs视频解码器结构。通过ARM平台软件移植,然后使用ARM ESL工具对系统模块性能进行整体评估,然后根据评估结果以及硬件实现复杂度进行软硬件结构的划分,定制软硬件模块接口,从硬件扩展考虑把硬件部分设计为与H.264解码器兼容并用SystemC模拟,最后在SOC Designer平台做协同验证及仿真。

摘要：IDCT变换是avs解码过程中的核心模块,采用硬件实现IDCT变换对提高avs的解码速度有着重要的作用。根据avs标准中IDCT反变换的定义设计了一种基于奇偶分解算法且适用于FPGA的实现方案。采用Modelsim6.0进行仿真,仿真结果表明设计方案满足avs解码的要求。

摘要：　　笔记本电脑、手机、PDA等移动多媒体设备的功能日趋多样化,相应的产品设计师不得不面对这样一个挑战:尽可能降低每一个环节的能耗以延长电池寿命.因为绝妙的产品创新设计如果以高能耗为代价,所谓的客户体验不过是"水中月,镜中花".……

摘要：阐述了我国拥有自主知识产权的音视频编码技术标准——avs标准的熵解码算法,介绍了基于avs标准的熵解码器的设计。根据码流的特点划分硬件模块,采用筒形移位器结构提高解码并行性,应用Verilog硬件描述语言、EDA软件ModelSim仿真、QuartusII软件综合,并通过了Altera公司的Cyclone系列FPGA芯片的下载验证,证明该设计能够实现avs码流的实时解码功能。

摘要：变电站智能视频监控系统借助计算机技术、多媒体技术和通讯技术,实时采集变电站视频图像等多媒体信号,使值班人员能够随时掌握变电站的运行状态,从而提高变电站的安全运行水平,使变电站的无人值班逐步成为可能。基于avs的变电站智能视频监控系统设计,给出了变电站智能视频监控系统的设计目标与原则,分析了系统的基本功能,并设计了系统框架。

摘要：本文的研究工作基于TI公司推出的达芬奇TMS320DM6446双核(ARM+DSP)微处理器芯片,围绕该处理器进行嵌入式视频系统的硬件设计以及视频编码算法的优化。文中在简要分析TMS32ODM6446硬件性能的基础上,介绍了各主要模块的硬件设计过程和注意事项。随后以该处理器为开发平台,运用线性汇编语言对avs重构模块进行优化。调试结果表明,该硬件设计的性能稳定可靠,线性汇编效率较高,其周期数几乎只有C程序的1/3,可以更好的满足实时性的要求。

摘要：中国第一个具有自主知识产权的数字音视频编解码技术标准avs在2005年终于有了开花结果的迹象。除了本土IC设计公司不断推出支持该标准的芯片产品外，avs的产业化进程也在加快。

摘要：针对目前数字电视监控系统的avs视频解码方案僵化、更改不易、升级困难等问题,设计了一种基于FFmpeg编解码库和Direct X平台的avs视频C++类播放器.该设计采用多线程数据库队列技术对数据进行共享,通过控制视频播放速度并同步到音频播放时钟上,保证了音视频播放流畅.经测试,此视频播放器支持大多数媒体格式、依赖少、易于扩展,具有一定的市场前景.