摘要：基于avs视频标准,分析了指数哥伦布算法,提出了VLD模块的硬件架构,用自定义指令实现对VLD的解码控制,用Verilog HDL进行了RTL级设计,并利用rm52j标准代码构建了C参考模型,实现了对硬件设计的验证.实验结果显示,设计的VLD模块能够满足avs标准熵解码器的要求.

摘要：提出了一种基于avs标准熵解码器的设计方案。采用桶形移位器进行移位,采用并行结构确定码长。采用算术方法对19张码表进行算术优化,从而减小了芯片面积,提高了解码速度。采用Verilog HDL语言进行源代码设计和仿真。在0.25μm CMOS工艺库下,用Design Compiler进行综合,面积为1.5万门左右,最高频率达100MHz,达到实时解码高清avs码流要求。

摘要：avs视频标准中的熵编码部分是将语法元素与量化系数进行Exb-Golomb编码与存储的重要环节。为了进一步提高熵编码器的效率,本文采用了一种检测"哥伦布首位1"的FPGA实现算法,用(run,level)联合坐标寻址查找2D-VLC码表,并用FIFO进行暂存和输出码流的方法,降低了运算量以及硬件资源,提高了运行速度。该Exb-Golomb熵编码器已通过RTL(Register Transfer Level)级仿真和综合,占用硬件资源LUT6359门,相比其他同类设计的avs熵编码器,大大减少了硬件资源的占用。

摘要：7月26日下午，深圳市龙岗区政府与北京大学数字视频编解码技术国家工程实验室、中关村视听产业技术创新联盟，在深圳市龙岗区迎宾馆隆重举行深圳龙岗智能视听研究院签约暨揭牌仪式。研究院设立后，将大力推动国家自主视听avs标准在人工智能领域的应用和发展，实现自主avs标准与智能科技的融合。同时，实施国际化战略引进海内外创新创业团队和优质项目，将龙岗打造为国家自主视听avs标准的运营总部、音视频处理和分析芯片设计生产的基地、智能视听科技与金融结合的投融资平台，助力龙岗抢占未来产业发展高地，为深圳建设国际一流的科技产业创新中心和国际化现代化创新型城市做出积极的贡献。

摘要：全球有线和无线通信半导体市场的领导者Broadcom（博通）公司近日宣布其为业内首个展示单芯片高清晰度（HD）音频视频编码标准（avs标准）在数字机顶盒（STB）上的应用公司。其高度集成的片上系统解决方案，使机顶盒制造商能够迅速地设计和配置符合中国新avs标准的高清机顶盒。Broadcom公司新的支持avs标准的高清晰度机顶盒片上系统在不久前举办的中国国际广播电视信息网络展览会（CCBN）上展出。

摘要：提出了一种符合avs视频压缩标准的环路滤波器VLSI结构.该结构利用将水平方向相邻块数据分开存储的策略,以及两个可配置的行列转换阵列,提高了数据的利用率,减少了对系统数据总线带宽的占用,加快了环路滤波的处理速度.采用0.18微米CMOS工艺,工作频率为150MHz时,该结构消耗约38K等效逻辑门.仿真结果显示,该电路的处理能力足够支持对avs高清电视节目（1280×720,60帧/秒）的实时环路滤波.该结构可用于avs编解码器芯片.

摘要：硬件的强大处理能力及软件的灵活性和可编程性,使得视频解码芯片的结构从硬件转向软硬件分区结构.作为新兴的标准,avs视频标准对解码器的软硬件分区结构提出新的挑战.从avs视频标准算法和实现复杂度入手,提出一种avs高清视频解码器软硬件分区结构,实现满足基准档次6.0级别的avs高清视频码流的实时解码,支持灵活的音视频同步、错误恢复、缓冲区管理和系统控制机制.已经在avs101芯片上实现,硬件采用7阶宏块级同步流水,软件任务在RISC处理器上实现,可以在148.5MHz工作频率下对NTSC,PAL,720p(60f/s),直至1080i(60field/s)节目的实时解码显示.

摘要：根据avs标准中的帧内预测算法特点提出一种用于avs解码器的帧内预测硬件模块优化设计方案,该设计使用两维滤波单元对参考数据进行处理,每个块的帧内预测运算在8个时钟周期内完成.与此同时,结合寄存器的移位操作简化参考数据选择机制,避免大量高位宽数据选择器的使用,减少资源的消耗.综合结果表明,该设计满足高清图像的实时解码需求.

摘要：设计了一种适合于avs的自适应环路滤波器。为解决计算复杂度高的问题,通过片内缓存管理方式和流水线设计,解决了环路滤波的硬件实现时速度慢的问题,使得效率提高,达到了实时解码的要求。最后采用Verilog语言进行设计和仿真。