摘要：对网络中流通的数据进行截获分析是限制和打击网络黑客和网络犯罪的重要手段。然而目前基于有限状态机的截获算法由于实现成本和复杂度的限制,吞吐量较低,难以满足网络核心级的截获速度要求。该文以高速无感截获为目标,利用基于bcam(b inary con ten t access ib le m em ory)的非状态机结构提出了一种可实现无感截获的高效易行方案。该方案从减少系统成本和实现复杂度出发,通过原创性地采用bcam避开了设计状态机所需的复杂硬件结构,使方案更简洁高效,同时降低了系统成本,实现了汉字的高速过滤截获,能满足网络核心级,例如O c48链路速度(即2.5G b/s)无感截获系统的要求。

摘要：为了应对冯·诺依曼计算架构的存储墙,存内计算(CIM)架构将逻辑嵌入到存储器中,在读取数据的同时完成运算,使存储单元具备计算能力并且减少了处理器和存储器之间的数据传输。为实现大容量、低成本存储器设计,提出了一种以双字线双阈值4T SRAM为基础的存储系统,不仅可实现数据的存储与读取,而且还可实现bcam运算和与、或非、异或等逻辑运算。逻辑运算时,经译码电路任选两行存储数据,位线均预放电至低电平,位线电压通过位线端灵敏放大器与参考电压比较后输出运算结果。bcam运算时,外部输入数据经译码电路译码后实现对存储单元左右传输管的开、断控制,位线端灵敏放大器经或非门输出匹配结果。在65 nm CMOS工艺下对所提电路进行搭建并仿真。4T存储单元相较于6T存储单元的存储面积减少了25%,双字线4T存储结构相较于单字线4T存储结构在超大规模集成电路(VLSI)应用中读功耗可节省47%左右。bcam运算时数据匹配最大功耗为909.72 FJ,N列的阵列运算速度在字线电压为600 mV时可达16161.6×N MB/Hz。