摘要：SRAM型FPGA内部高密度bram存储模块作为用户存储资源,在空间运行中易受单粒子翻转效应影响,造成用户数据失效,EDAC技术被广泛采用作为其容错手段。对于商用型SRAM-FPGA,编码/解码模块可靠性对EDAC容错技术有效性具有很大影响,因此本文在考虑编码/解码模块可靠性影响情况下,对商用SRAM-FPGA内嵌bram存储器进行EDAC容错技术可靠性建模,并得到提高bram可靠性需满足的编码/解码模块的可靠性参数限制条件关系式,最后通过仿真验证其模型的合理性及限制条件关系式的正确性,为相关工程设计中SRAM型FPGA的bram存储器EDAC容错技术的可行性设计提供指导。

摘要：XILINX FPGA内部拥有丰富的存储资源bram,可以大大简化设计的复杂度,在电子硬件模块设计中得到了广泛应用。bram可以用来设计单口存储器、双口存储器和FIFO等,满足数据缓冲和交换等应用需求。简要介绍bram的主要接口和功能,结合多年经验,重点描述了使用bram过程中异步访问接口设计考虑和双口存储器访问竞争处理等方面应注意的问题,为正确使用bram提供参考。

摘要：设计了一款基于双MicroBlaze软核处理器、面向嵌入式领域的SOPC系统,在信息处理繁忙的情况下,实现两软核处理器之间的同步、通信和中断功能,提高信息吞吐率和系统灵活性,降低设备尺寸。两处理器之间通过Mutex模块实现同步功能,通过Mailbox模块实现通信和中断功能,通过共享bram模块实现大块通信功能,并进行了有效的功能验证。该SOPC系统在XUPV5-LX110T开发板上得到验证。测试结果表明,两软核处理器之间有效地实现了同步,通信和中断功能,达到了预期的效果,验证了方案的有效性。

摘要：本文基于汉明码EDAC算法提出了一种现场可编程门阵列(FPGA)嵌入式多位宽SRAM(bram)抗辐射加固方法。通过开发FPGA程序,利用FPGA资源配置编解码电路,简化了bram的内部结构,从而使芯片面积、成本降低;利用状态机进行数据容错处理,提高了系统可靠性。通过上述方法解决了在复杂空间环境下,多位宽bram不易加固的技术问题。本方法已成功应用于中电科五十八所某款FPGA中。经测试表明:根据配置实现了8bit、16bit、32bit位宽数据抗辐照加固,且bram抗单粒子翻转阈值达到***^(2)/mg以上。

摘要：由于FPGA片内存储资源有限,扩展外部存储空间是必要的,然而众多存储芯片总线结构复杂,控制繁琐。为此,本文以赛灵思的FPGA为平台,设计一种以常用而快捷的axi_stream的形式访问SDRAM的接口。

摘要：以Altera的QuartusⅡ为开发平台,在FPGA芯片中设计实现3×3窗口中值滤波器,结合选定的中值滤波算法,主要针对在进入比较单元前的数据读取部分进行优化设计,提出了构建双极随机存储器bram实现数据读取和构建D触发器实现数据串入并出两种数据读取设计。