摘要：提出了一种用于X／Ku波段相控阵天线系统、带数字控制电路的4位有源移相器。该移相器采用两个相位正交的输入信号的相位内插技术来合成所需要的相位。基于JAZZO．18μmSiGebicmos工艺技术，采用CadenceSpectreRF，对电路系统进行仿真分析。仿真结果为：S11小于-10dB，S2z小于-11dB，S12小于-90dB，在12GHz处，所有4位相位状态的电压增益范围都是20．80~23．57dB，在整个频段内，电压增益误差的RMS小于1．1dB，噪声系数为2．82～4．45dB。在7～18GHz内，相位误差的RMS小于4°。

摘要：基于华虹0.18μm SiGe bicmos工艺,设计并实现了一种2GS/s超高速采保放大器。分析了二极管桥和开关射极跟随结构的优缺点,采用了开关射极跟随结构。增加了前馈电容,以消除保持模式下的信号馈通。后仿真结果表明,该采保放大器的信噪失真比(SNDR)在奈奎斯特频率下均大于51.7dB,核心电路的功耗为29.2mW,时钟缓冲电路的功耗为7mW。该采保放大器的性能良好。

摘要：设计了一款具有高稳定性，低功耗的带隙基准源，采用1．5μm bicmos工艺制造，在-40℃～100℃它们的平均温度系数为29×10^-6／℃，电源电压抑制比为60dB。在电源电压为3．7V的情况下工作功耗为144μw，低功耗高精度的特性使它非常适合在混合信号设计的IC中应用。

摘要：本文论述了双极/CMOS(bicmos)兼容工艺和线路技术的现状,给出了先进的bicmos技术在各种应用中的例子以及对双极和MOS晶体管进行比较的理论分析;提出了适用于模拟和数字的新型bicmos线路技术;研究表明,bicmos技术可为模拟电路,如运放、低阻抗输出级和模拟乘法器提供显著的优势;用于缓冲器、接口电路、逻辑门和宏单元(即乘法器、RAM、CAM)的数字系统,受益于新型的线路技术;本文给出的几个例子证明,bicmos优于标准CMOS。

摘要：基于0.13μm SiGe bicmos工艺,设计了一种W波段平衡式功率放大器。采用了由两个单级放大器和两个3dB差分正交耦合器组成的全差分结构。采用变压器匹配网络,实现了良好的输入与输出匹配性能。利用三维电磁场仿真软件进行了电磁仿真。仿真结果表明,在90～100GHz频段内,输入与输出的匹配良好,输入反射系数S11小于-17dB,输出反射系数S22小于-14dB。在94GHz频率处,小信号增益为6.1dB,输出1dB压缩点功率为10.2dBm。芯片尺寸为1.22mm×1.42mm。该功率放大器适用于通信、雷达、成像等领域。

摘要：利用bicmos工艺设计了一种高线性度下变频混频器。在此变频混频器的设计中结合了双极型工艺在射频段的高性能以及MOS工艺的高线性度,并利用其对传统的吉尔伯特单元进行了优化。基于JAZZ0.35μm标准bicmos SBC35工艺设计参数对混频器进行了设计和仿真,仿真结果表明该混频器获得了良好的性能指标,转换增益为9.3dB,输入3阶互调点达到了16dBm,在5V单电源下消耗1.9mA的电流。

摘要：针对无线局域网前端接收机2.5GHz的应用,提出了一种硅锗工艺低噪声差分放大器.采用差分级联放大器结构既能抑制输入端的共模噪声信号,又能因级联结构的高增益而抑制电路的噪声,确保电路的高性能;同时选用JAZZ 0.35μm 1P4M锗硅bicmos工艺来制作.该放大器能有效地提供了50Ω输入阻抗匹配且具备良好的温度特性.在频点2.5GHz时,放大器的最大小信号电压增益为29.1dB,噪声系数1.3dB,输入/输出回波损耗都优于-11dB,输入3阶交调点为-0.24dBm.在直流电源电压3V供应下,低噪声放大器消耗电流为3.7mA.仿真结果表明,与其他文献相比,该放大器有更高的电压增益和更低的噪声,可以更加有效地应用于无线局域网及相关频点领域.

摘要：bicmos工艺对晶体管的工艺条件设计提出了更高的要求。结合实际bicmos工艺,借助专业TCAD模拟软件ISE,模拟了晶体管基区注入和退火等工艺条件对VNPN晶体管的电流增益β和击穿电压BVCEO的影响,给出了优化的设计方案。在线流片结果表明优化后:晶体管β=47,[BV]CEO=9.5V,达到了低频功率晶体管的应用要求,同时保证了BiC-MOS工艺中的CMOS器件性能不变,并且工艺稳定可在线量产。因此这种优化设计是可取的。

摘要：本文采用0.18μm SiGe bicmos工艺设计了2.4GHz适用于IEEE 802.11b的WLAN接收机,该接收机具有低功耗、高灵敏度、高线性度及配置与控制灵活等特点。本文着重研究了LNA与镜像抑制滤波器。

摘要：针对消费电子产品PWM电流型DC-DC电源管理芯片的特点，设计了芯片中所必需的误差放大器，利用带隙基准电压源的原理，结合OTA放大器，提出一种新的误差放大器电路的设计，实现了芯片中误差放大器的功能，满足了芯片电压环路的要求。基于UMC0．6μm BCDbicmos工艺，Hspice软件仿真的结果表明所设计的误差放大电路具有结构简单、稳定性高、功耗低等特点，可工作在3．3V-5．5V的电压范围下，性能有很大改善，满足了芯片的需要，可以用于类似芯片中。