摘要：基于0.6μmbicmos工艺,设计实现了一种欠压保护电路。该电路结构简单,避免使用电压基准和比较器等辅助模块,工艺实现容易,可用于功率集成电路或单片集成电源。仿真结果表明,该电路能在欠压时输出逻辑信号,且有迟滞功能。

摘要：文章在对带隙基准基本原理与电路结构分析基础上,介绍了一种高精度、低功耗、高电源抑制比的bicmos带隙基准电压源电路。该电路的实现是基于0.6μm、5V的bicmos工艺。仿真结果表明,该基准电路稳定工作电源电压范围为1.9V^6.4V,在低频下的电源抑制比可达到-88dB,温度变化范围从-25℃至150℃时,温度系数为9.73×10-6,输出电压误差为1.72mV。

摘要：电压基准是模拟集成电路的重要单元模块,本文在0.35um bicmos工艺下设计了一个带隙基准电压源。仿真结果表明,该基准源电路在典型情况下输出电压为1.16302V,在-45℃～105℃范围内,其温度系数为3.6ppm/℃,在在电源电压为3V～3.6V范围内,参考电压从.16295V～1.16308V,变化了130uV,电源电压调整率为0.0186%/V。

摘要：外延工艺作为bicmos的关键工艺,影响着双极和CMOS器件的多项性能参数。文章对高速bicmos器件进行外延工艺研究,设计出了合理的外延层参数,并针对该参数进行了外延工艺的研发。高频器件需要超薄的外延层,控制较窄的过渡区是其关键,文章研究了几个主要外延工艺参数对过渡区的影响,并提出了一种通过减压、低温、本征外延得到窄过渡区的工艺方法。试制结果表明自掺杂效应得到明显抑制,1.5μm外延层下过渡区宽度小于0.25μm,外延层质量良好,测试结果表明该工艺能够满足高速bicmos器件的需要。

摘要：针对射频识别技术的应用,该文设计了一款全集成的射频功率放大器.该功率放大器的中心工作频率为915MHz,采用0.18μm Si Ge Bi CMOS工艺的两级单端结构.由于键合线的寄生效应会造成功率放大器的输出功率和效率的减小,本文利用HFSS(High Frequency Simulator Structure)软件建立和分析了键合线的模型,并利用ADS(Advanced Design System)软件拟合仿真数据得到了键合线的等效电路.在功率放大器的仿真中,利用键合线的等效电路来模拟键合线的寄生效应,在此基础上优化电路,最终芯片的面积为(1.6×1.2)mm^2.后仿结果表明,在3.3 V的电源电压下,在860 MHz^960 MHz的工作频段类,输入回波损耗小于-12 d B,输出回波损耗小于-15 d B.功率放大器的1 d B压缩点的输出功率为23 d Bm,功率附加效率(Power-Added Efficiency,PAE)大于20%,功率增益为17.8 d B.

摘要：基于栅压控制MOS管等效电阻实现放大器输出电阻和射极电阻同时改变的原理,构造一种新型可变增益放大器,通过控制电路和稳压电路提高了增益动态范围和电路稳定性。采用UMC0.5μm bicmos工艺,使用HSpice软件仿真,结果表明该放大器可在0－70μA的较小控制电流下实现增益在0－66dB宽范围内连续变化,带宽超过73MHz,具有良好的线性度。

摘要：通过分析影响双极互补金属氧化物半导体 (bicmos)反相器全摆幅输出和高速度的诸因素 ,设计了具有高速、低功耗、全摆幅输出的bicmos反相器 ,提出了采用先进的 0 .8μmbicmos工艺制作反相器的一些技术要点 .该反相器可以工作在 1.5V ,信号传输延迟很小 ,速度高于同类CMOS电路 10倍以上 。

摘要：设计了一种低本振驱动的高线性混频器,重点关注混频器的线性度性能和本振驱动功率问题.混频器的核心电路结构包含比较器,本振驱动器,双平衡无源混频器和带隙基准电路.为了提供本振信号通路的单端转差分功能,以及减小混频器对本振驱动功率的要求,引入比较器和本振驱动器,并采用双平衡无源混频器提供良好的线性度.采用0.18µm的SiGe双极兼容互补金属氧化物半导体(bicmos)工艺,同时支持上变频和下变频功能.实测结果表明,射频端口可覆盖6~18 GHz频段的信号,中频端口可覆盖0~6 GHz频段的信号;下变频时和上变频时的变频损耗典型值分别为-10.0 dB和-9.8 dB;IIP3在工作频段内的最大值分别为23.0 dBm和23.4 dBm;功耗为500 mW.在实现高线性度混频器的基础上,减小了输入本振功率的需求,提高了高线性混频器的实用性.

摘要：介绍了一种基于SiGe bicmos工艺,可用于开关电容电路的全差分运算跨导放大器(OTA)。在信号通路中使用复合达林顿连接以达到高增益和大带宽。用Cadence Spectre仿真,在电源电压为3.3 V、电容负载为1.1 pF时,此放大器可提供89 dB的低频直流增益,相位裕度为54°,单位增益带宽为2 GHz,功耗为19.8 mW,差动输出摆幅为2.4 V,差动输入参考噪声功率谱密度为3.2 n(V/(Hz)^(1/2))。在闭环反馈因子β=0.5时,此放大器达到0.01%的精度所需要的建立时间约为2 ns。

摘要：设计一种满足全频段全球卫星导航系统（global navigation satellite system, GNSS）接收机应用要求的低噪声放大器（low noise amplifier, LNA）。为提高射频前端的集成度并降低成本，提出一种基于发射极电感负反馈结构宽带LNA的实现方法，并对电路结构、宽带输入阻抗匹配和噪声性能进行分析。电路采用0.18 μm SiGe bicmos工艺设计和实现。研究结果表明：在GNSS全频段范围（1 164-1 610 MHz）内，输入回损大于8.0 dB，输出回损大于8.9 dB，噪声系数低于1.30 dB，功率增益高于14.9 dB，输入三阶互调点为-5.8 dBm。芯片最低功耗为9.6 mW，面积约为600 μm×650 μm。