摘要：针对软件无线电系统中cic抽取滤波器的应用需要,提出一种改进cic抽取滤波器的设计方法。该方法通过引入COSINE滤波器和采用非递归并行结构,有效的解决了传统滤波器在旁瓣抑制性能和增益方面的不足,提高了滤波器的旁瓣抑制比,输出噪声较小。改进的cic抽取滤波器不需要乘法器,所以硬件实现简单,稳定性高。最后通过仿真证明了该方法的有效性。

摘要：为了解决以往设计的cic抽取滤波器存在的数据速率高以及功耗高的问题,研究了改进型cic抽取滤波器的FPGA实现过程,优化cic抽取滤波器硬件实现结构,采用FPGA实现抽取滤波器的设计。分析cic抽取滤波器的硬件实现结构和位宽,通过Hogenauer抽取滤波器结构,得到6级16抽取的cic硬件实现结构,将该结构变换成4个cic抽取滤波器的级联式FPGA实现,逐级降低数据速率,提升数据位宽。以FPGA实现cic抽取滤波器过程中,分析了其运算时寄存器所需的最高位宽,避免产生数据溢出问题。实验结果表明,所设计的改进型cic抽取滤波器是有效的,可降低数据速率和系统功耗。

摘要：针对采样率变换系统中cic抽取滤波器存在通带失真较大和阻带衰减较小的问题,提出一种高性能cic抽取滤波器的设计方法,该方法采用补偿滤波器技术和非递归并行结构。仿真结果表明,通带失真与阻带衰减特性明显优于传统的cic,cic-Cosine,ISOP-cic等滤波器。因此,适用于对幅频特性要求较高的采样率变换系统。

摘要：针对传统递归型cic(cascaded-integrated comb filters)抽取滤波器功耗较大、频率响应特性不理想的缺陷,设计了一种改进的非递归型cic抽取滤波器。利用降序素数分解和多相分解使cic滤波器以多级多相的低功耗结构实现,通过适当增大级联因子提高抽取器的混叠抑制比,同时利用一个2阶的SIN型补偿滤波器有效地减小通带衰减。仿真结果表明,与其他方案相比,改进的抽取滤波器能够在较低功耗条件下,获得理想的通带衰减和混叠抑制性能。

摘要：cic抽取滤波器是数字化接收机数字下变频器的重要组成部分,其指标直接影响数字接收机的性能。本文在论述数字抽取理论及cic抽取滤波器原理基础上,针对某一短波电台数字化接收机的具体要求,设计了一种cic抽取滤波器。经过仿真测试,满足了系统要求。

摘要：针对传统cic抽取滤波器处理宽带信号时,阻带衰减满足要求,通带衰减过大的问题,提出了一种改进cic抽取器的设计方法;在分级抽取滤波器的基础上用锐化技术改善滤波器通阻带衰减,采用内插二阶多项补偿函数对通带进行额外补偿,使带内更平坦,并利用多相分解的方法降低了抽取滤波器采样率;仿真验证了改进型滤波器具有更好的通、阻带特性。最后在FPGA上实现这个改进型cic滤波器的设计,并进行了时序仿真和综合验证。

摘要：由于cic(级联积分梳状)滤波器不需要乘法运算和存储系数,因此实现非常简单,在采样率变换过程中经常使用cic滤波器进行数字滤波.在cic滤波器概念的基础上,提出了基于正弦函数的补偿滤波器与基于锐化技术的改进型cic滤波器,补偿滤波器与锐化技术二者用来改善cic滤波器的通带与阻带特性.通过对cic滤波器及其改进型的综合性能进行对比体现出所设计滤波器的优点.

摘要：为了改善级联积分梳状(cic)滤波器通带不平和阻带衰减不足的缺点,给出一种改进型cic滤波器。该滤波器在采用COSINE滤波器提高阻带特性的基础上,级联了一个SINE滤波器,补偿了其通带衰减。硬件实现时,采用新的多相分解方法结合非递归结构,不仅大大减少了存储单元数量,还使电路结构更加规则。经仿真和FPGA验证,改进型cic滤波器使用较少硬件,实现了阻带衰减100.3 dB,通带衰减仅为0.0001 dB。

摘要：针对传统cic抽取滤波器性能和结构存在的问题,利用一个ISOP滤波器和余弦滤波器对cic抽取滤波器的通阻带进行优化,使得cic抽取滤波器幅频特性得到很好的改善。通过应用非递归结构和部分多相分解技术对cic抽取滤波器的结构进行分解,得出一个能实现任意抽取因子的改进的cic抽取滤波器的实现结构。最后的仿真表明:该设计方法使得cic抽取滤波器性能得到改善,实现结构高效,在实际工程中有很大的应用价值。

摘要：该文提出了一种对数字抽取滤波器的参数进行自动优化设计的方案。针对降低数字抽取滤波器的面积和功耗，对确定合适的cic抽取滤波器的级联数目和抽取因子以及半带滤波器的级联数目和阶数进行了讨论和分析。采用上述方案，实现了一个256倍的降频，输入信号采样频率为512kHz，输出信号频率为2kHz，输出信号的信噪比（SNR）为110dB的数字抽取滤波器。最后用Simulink软件进行了仿真验证。