摘要：参照已有的平均功耗宏模型研究成果 ,将电路最大功耗假设为输入向量对序列长度与跳变率的函数 ,并采用神经元网络拟合出该函数 ISCAS85电路集的实验结果表明 ,最大功耗宏模型的计算结果与门级电路最大功耗的实际模拟结果之间的误差可以控制在 10

摘要：功耗估计是数字 VLSI设计中需要重点考虑的因数 .由于芯片管腿数的增加 ,通过穷举仿真获得电路平均功耗的方法也越来越不现实 .文中将最小平方估计方法应用于 COMS VLSI的平均功耗估计 .该方法与电路功耗的概率分布无关 ,而且是无偏估计 .在 ISCAS85基准电路上的仿真结果表明 ,新方法与 Monte Carlo方法相比 。

摘要：该文在传输函数理论和电流型cmos电路代数理论的基础上,提出了混合型多值cmos电路的代数理论,并应用该理论设计了译码器和编码器。设计结果表明基于该代数理论的设计优于传统设计。

摘要：ＣＭＯＳ集成电路随着规模和速度的迅速提高以及在便携式电子产品中的广泛应用，电路功耗已成为人们关注的关键问题。本文重点叙述了降低ＣＭＯＳ电路功耗的主要途径和低功耗设计技巧。

摘要：我们知道,各种半导体器什都有它们自己的主要特性和应用目标。例如,晶体管以其电流放大能力为主要特征,从而用来组成各种各样的放大器、振荡器、变换电路等;二极管则以其单向导通特性而被广泛地用于整流、检波线路之中;CM08门具有陡直的传输特性和高的噪声容限,可组成各种逻辑线路。与此同时,聪明的设计者并没有忽略这些器件的并不引人注目的一些附加特性。例如,当他们了解到晶体管eb结的反向击穿特性后,将其当稳压管用,取得了理想的效果;

摘要：基于数字电路开关级设计的优越性、稳健布尔神经网络和开关级电路结构的相似性,提出了一种基于稳健布尔神经网络的互补金属-氧化物半导体(cmos)晶体管电路的开关级设计方法.该方法通过神经元激活函数推导开关级电路的开关函数,同时引入神经网络中卡诺图化简和最小项限制的化简方法.所得电路可以和传统的开关级电路相吻合,电路结构清晰,并进一步减少了金属-氧化物半导体(MOS)晶体管的数目.

摘要：传统的大规模集成电路的功耗控制方法存在运算量高、精确度有限的问题。因此,基于双阈值低功耗技术设计并实现cmos电路中外部能耗控制模块,采用双阈值电压技术通过较低阈值的晶体管设计cmos能耗控制模块。通过高阈值电压的NMOS管控制低阈值模块,降低电路的泄露电流,使用低阈值模块中的NMOS管对cmos门单元电路进行管理,提高门单元电路的运行效率,降低总体cmos电路的功耗。采用双阈值技术设计cmos电路的单边沿脉冲触发器,对触发器的时钟响应电路进行优化,确保时钟翻转通过数字信号进行管理,极大降低时钟翻转频率,减小电路动态功耗。实验结果表明,所设计模块具有较高的控制效率,较低的延迟和功耗,其控制下的cmos电路节能效果显著。

摘要：研究了cmos电路在开关级设计中的开关共享技术,以使实现多函数的电路之间通过共享MOS开关管或开关网络达到电路的进一步简化.提出了开关或开关网络共享的条件,并讨论了开关共享对电路工作发生的影响.通过对电路设计实例的分析研究了开关共享后电路物理参数的变化,并分析了开关共享的禁用条件.

摘要：鉴于ＳＰＩＣＥ是目前世界上广泛采用的通用电路模拟程序，且具有可扩展模型的灵活性，我们通过修改ＳＰＩＣＥ源程序把新器件模型──ＳＯＩＭＯＳＦＥＴ模型移植入ＳＰＩＣＥ中，通过我们的模拟工作，证实了我们模型的正确性和电路实用性，分析了器件参数对ＳＯＩ／ＣＭＯＳ电路速度的影响，这些结论可以很好地指导电路设计和工艺实践．

摘要：集成电路设计与测试是当今计算机技术研究的主要问题之一．ＣＭＯＳ电路的静态电流（ＩＤＤＱ）测试方法自８０年代提出以来，已被工业界采用，作为高可靠芯片的测试手段．近年来，动态电流（ＩＤＤＴ）测试方法正在研究中．现在正面临一些亟待解决的问题，希望大家的参与．