摘要：利用cpld芯片实现单片机与ISA总线接口之间的高速并行通信 ,给出系统的总体设计方法及程序框图。采用这种通信方式 ,在 1 2MHz晶振的MCS5 1单片机控制的数据采集系统中 ,可以满足与PC1 0 4ISA总线接口实时通信的要求 ,通信速率达 2 0 0kbit/s。在开发工具MAX +plusⅡ下 ,完成了整个设计的输入、编译和仿真 ,达到了预期效果。本设计方案能够推广应用到计算机的高速并行通信中。

摘要：研制了一种针对储能装置的协调控制系统,该系统是基于DSP+cpld构成,采用DSP芯片TMS320F28335为核心,在逻辑电路中采用cpld芯片EPM570F256C5N来实现对系统开入开出量的监测及通信控制,DSP芯片通过总线与cpld芯片通讯连接。使用DSP内部自带的12位A/D来完成16路电压和电流信号的采样,完成进线侧电压电流信息的采集及处理,同时监测BMS和储能整流模块的运行状态,完成同上级监控和本地监控的以太网通讯,以实现对监控系统和BMS、储能整流模块的协调控制。

摘要：该设备以C8051F060单片机为核心,利用芯片本身自带的16位SARADC转换器进行系统模拟量的采集,采集数据经过计算处理后存储在外部扩展的RAM中,采用cpld芯片作为开关量、频率及地址编码数字量的采集,经由CPU计算处理后存储在内部的RAM中,通信方式采用CAN总线和RS232接口与上位机进行数据通信。

摘要：AES3或其他串行格式的数字音频信号一般被直接送往发声设备播放,无须存储,然而在一些特殊的应用场合,必须对接收到的数字音频数据先进行存储,分析,并作相应的处理。有一种合适的硬件电路设计方案就是利用cpld器件对串行数据进行收集,再以并行的方式存放于存储设备当中,并通过PCI总线的方式与计算机通信,以便计算机对接收到的数据进行分析和处理。

摘要：提出了循环叠加的分频电路方法,使原来的最高限制频率提高了3倍。从cpld完全硬件逻辑的特点出发,使用cpld发生占空比可调的超高频EDM脉冲信号。通过利用多路(复用)器和计数器的连接与反馈,设计cpld的数字逻辑算法,并在EPM7064中实现了占空比可调的超高频脉冲。在外部晶振频率为40 MHz时,通过模拟仿真和实际输出,观察到了10 MHz的超高频脉冲。

摘要：基于工控板的设计是当前电子提花机控制系统开发普遍采用的方式。在分析电子提花机控制原理和cpld芯片功能研究的基础上,提出一种基于PC/104工控板和cpld带自检功能电子提花机控制系统解决方案,主要分析cpld在系统中完成的数据传送和接收且实现了提综数据的自检功能,并进行了相关的仿真调试。该方案在实验室里进行初步试验,取得了预期结果。