摘要：采用中频磁控溅射结合无灯丝离子源技术沉积梯度Cr/CrN/CrNC/crc膜层,设计两组正交实验对膜层中界面Cr层及梯度层沉积的工艺参数对附着性能的影响进行研究。利用扫描电镜(SEM)、电子能谱(EDS)对其表面形貌及梯度成分进行表征;用划痕仪、显微硬度计及洛氏硬度计测评其附着性能,并对比两者测评的有效性。所得最优工艺参数为:梯度层沉积偏压100 V,中频功率6.5 kW,真空度0.6 Pa;Cr层的沉积时间、离子源电流及中频功率分别为2 min、4 A和6.5 kW。高中频功率及离子辅助沉积Cr层能有效提高膜层附着力。

摘要：电子式电流互感器(ECT)可极大地提高测量可靠性和精度。ECT的高压侧采样数据经过光纤传输至低压侧,可采用循环冗余校验(crc)来确保数据传输的质量。在比较串、并行处理算法性能的基础上,利用VHDL语言设计了快速并行处理算法,构建了一个crc模块,并采用仿真软件ModelSimSE验证此模块。通过对实例的时序仿真波形分析,证实了此crc发生器可得到准确的编码输出。

摘要：结合武汉市三环线南段改造工程的特点,采用长寿命理念设计crc+AC复合式路面。该文介绍了crc+AC复合式路面结构的特点及设计方法,总结了crc+AC复合式路面施工中相关注意事项,可为crc+AC复合式路面在旧沥青路面加铺改造工程中的应用提供参考依据。

摘要：主要研究循环冗余校验码(crc)交织级联编码在正交相移键控(QPSK)通信系统的应用.首先完成了基于MATLAB/Simulink的QPSK通信系统的仿真设计,然后在QPSK系统中采用crc进行信道编码,通过测试发现,系统接收和发送的信号波形一致,说明系统仿真设计合理有效.进一步将crc编码和交织编码进行级联应用到QPSK系统.对比误码率数据发现,crc编码能够有效降低系统误码率、改善系统的性能,编码增益能达到3dB,级联编码较crc编码性能有进一步提高.这给出了通信系统仿真设计的一种新方法,为实验教学提供一种新思路.

摘要：用VHDL设计了一个在数字传输中常用的校验、纠错模块———循环冗余校验crc模块 ,完成数据传输中的差错控制。通过时序仿真波形可看出 ,当输入 12位信息位时 ,通过crc发生器和校验器 。

摘要：为了解决10G以太网接入系统中大规模并行crc编码器的设计问题,提出了矩阵法、代入法、流水线法等三种设计方法。以此为基础,给出了10G以太网接入系统中crc编码器的实现方案。具体计算表明,在10G以太网接入系统中采用直接并行的crc编码器是可行的。直接并行设计的crc编码器已经通过了EDA模拟,并成功地应用于10G以太网接入系统中。

摘要：提出了一种基于FPGA的crc并行设计方法,以应用到高速数据存储的差错检验中。通过对串行crc结构的推导,得到了并行crc设计的递归表达式,并给出了硬件实现的结构框图。同时,对生成多项式的异或操作过程进行化简,利用直通和非操作减少了逻辑资源,降低了关键路径的延迟。相比于以往的文献,该设计降低了硬件资源的占用,到达时间至少降低了22.68%。

摘要：循环冗余校验(crc)是一种广泛应用于通信领域以提高数据传输可靠性的差错控制方法。介绍了crc码的原理,分析了crc编码、解码电路设计思路。利用VHDL语言设计crc(7,3)编解码器并通过QuartusⅡ仿真平台进行仿真验证,最后下载到FPGA芯片实现了crc(7,3)编解码电路。仿真及实验结果表明采用此方法实现的crc编解码器具有速度快、可靠性高及易于大规模集成的优点。

摘要：本文在分析Turbo码的迭代译码原理和算法的基础上,提出一种优化的Turbo-crc迭代译码的设计方法,可以在不降低译码性能和不增加系统复杂度的情况下,有效地减小平均迭代次数和译码延时。计算机仿真结果表明在AWGN信道和瑞利衰落信道下,Turbo-crc译码的平均迭代次数可以分别减小20%￣45%和10%￣15%,表明了该方法的有效性和可行性。

摘要：对于连续配筋混凝土(crc)+沥青混凝土(AC)复合式沥青路面,层间界面抗剪切是一项重要的设计指标,它对于减少路面的车辙、滑移、拥包等具有十分重要的意义。通过便携式岩土剪切仪进行crc+AC层间界面粘结层材料的剪切试验,分析层间结合材料及防裂土工布等因素对界面粘结材料抗剪强度的影响,并对层间粘结层的结构与材料提出建议。