摘要：通过对钟控传输门绝热逻辑(Clocked Transmission Gate Adiabatic Logic,ctgal)电路和加法器电路的研究,提出了一种基于ctgal电路的绝热并行前缀加减法器设计方案。对依据此方案设计的几种并行前缀加减法器进行计算机模拟、分析和比较,结果表明:Ladner-Fischer并行前缀加减法器更适合用ctgal电路实现,且与利用PAL-2N(Pass-transistor Adiabatic Log-ic-2NMOS)电路设计的绝热并行前缀加减法器相比,该加减法器的每个周期平均节省能耗约56%。

摘要：通过对并行乘法器和钟控传输门绝热逻辑(Clocked Transmission Gate Adiabatic Logic,ctgal)电路工作原理及结构的研究,提出了基于ctgal电路的绝热4-2压缩器的设计方案,与传统CMOS逻辑的4-2压缩器相比,此压缩器节省平均功耗约87%。在此基础上,进一步设计了4×4位绝热乘法器,HSPICE模拟结果表明了所设计的电路具有正确的逻辑功能和显著的能量恢复特性。

摘要：通过对计数器和钟控传输门绝热逻辑电路工作原理及结构的研究,提出一种带复位功能的低功耗十进制计数器设计方案.新方案利用ctgal电路钟控传输门对输入信号进行采样,然后通过自举操作的NMOS管和CMOS-latch结构对输出负载进行全绝热方式充放电,并通过计数器预置复位端结构实现进制可变计数器的设计.PSPICE的模拟结果表明:所设计的电路具有正确的逻辑功能,在相同工作频率下,与传统CMOS电路实现的十进制计数器相比,平均节省能耗约82%.

摘要：通过对计数器和钟控传输门绝热逻辑(clocked transmission gate adiabatic logic,ctgal)电路工作原理及结构的研究,提出了基于ctgal电路的四/八/十六进制可变计数器设计方案,与传统CMOS电路实现的四/八/十六进制计数器相比,在相同工作频率下,平均节省能耗约87%。HSPICE模拟结果表明了所设计的电路具有正确的逻辑功能和显著的低功耗特性。

摘要：本文在研究多值电路三要素理论基础上提出绝热电路通用理论,即绝热电路三要素(信号、网络、负载)理论。应用此理论,设计了三种典型的绝热电路(逐级级联收缩结构、可逆逻辑结构和交叉存贮结构),验证了该理论的正确性;然后进一步依此理论设计了一种新颖的采用二相功率时钟的交叉存贮型绝热电路—钟控传输门绝热逻辑(Clocked Transmission Gate Adiabatic Logic,ctgal)电路。最后用计算机验证了根据绝热电路三要素理论设计的ctgal电路具有正确的逻辑功能和明显的低功耗特性。

摘要：该文通过对钟控传输门绝热逻辑(Clocked Transmission Gate Adiabatic Logic,ctgal)电路和数值比较器电路工作原理及结构的研究,提出了一种基于ctgal电路的具有预计算功能的新型绝热数值比较器设计方案。该方案具有冗余抑制作用,将其与利用PAL-2N电路设计的低功耗绝热数值比较器相比,功耗节省平均约60%。PSPCIE模拟结果表明,此数值比较器逻辑功能正确,低功耗特性明显。