摘要：在MPSoC芯片设计中,能耗问题是一个关键因素,NoC(Network-on-Chip片上网络)的能耗占芯片总能耗的50%以上.文中首先对NoC应用层协议的能耗行为进行统一的数学描述,在此基础上,针对目前cache一致性中常用的目录协议进行深入分析,提出一种基于位置概率分布的目录协议能耗模型,其考虑目录信息与数据块节点位置分布的无关性,定位数据块在NoC中的节点位置,计算任意节点间数据传输的概率矩阵,并结合路由单元能耗、连线能耗以及网络拓扑结构,准确获得目录协议中一次数据块传输的能耗.仿真实验表明,该文提出的模型在发包概率稳定的Mesh(网孔)网络中可有效计算出不同类型目录协议产生的能耗,且精度较高(误差小于2%),为下一步协议能耗优化研究提供可信的量化的评判依据.

摘要：针对高端服务器设计面临的可扩展性问题,提出了一种紧耦合单跳步多平面(TSMP)体系结构设计方法。该方法采用双侧多平面互连结构,支持8-32路规模无缝扩展;基于两级目录结构的高速缓存一致性实现方法,支持高并发一致性访问和高效冲突处理,有效降低一致性访问传输、处理延迟。该方法已应用于浪潮32路K1高端服务器的设计,对设计的系统进行了内存性能、处理性能和可扩展性测试,测试结果表明,采用该设计可使高端服务器的计算、访存性能随系统规模从单路到32路线性增长。K1高端服务器支持基于QPI1.0协议的Intel安腾(Itanium)4核CPU-Tukwila和8核CPU-Polson,是中国研制的首台投入商业化应用的高端服务器。

摘要：片上分布式存储结构满足了阵列处理器对访存提出的高并行性要求,一定程度上缓解了“存储墙”问题。但是,在远程访问情况下,分布式存储结构存在的长延迟问题仍然十分突出。针对该问题,设计了一种改进的基于分布式数据cache的实时动态迁移机制,采用四级全互连和迁移互连,以数据访问频率为依据对远程数据进行动态调度,有效降低了远程访存的延迟。并基于阵列处理器分布式cache结构,通过运动补偿等典型算法的并行实现,对所提出的实时动态迁移机制进行全面验证测试。实验结果表明,采用实时动态迁移机制的分布式cache在166.9 MHz的工作频率下,最高可提供10.68 GB/s的访存带宽。与同类结构相比,远程访问延迟降低了46.5%。

摘要：合理地组织一个多级的高速缓冲存储器(cache)是一种有效的减少存储器访问延迟的方法。论文提出了一种设计32位超标量微处理器cache单元的结构,讨论了一级cache、二级cache设计中的关键技术,介绍了cache一致性协议的实现,满足了“龙腾”R2微处理器芯片的设计要求。整个芯片采用0.18umCMOS工艺实现,芯片面积在4.1mm×4.1mm之内,微处理器核心频率超过233MHz,功耗小于1.5W。

摘要：并行处理技术是现代计算机领域提供超级计算的关键技术，在设计紧耦合并行处理系统时围绕着处理器和存储器为中心产生了多种不同的并行处理体系结构．本文介绍了以i80860XPCPU为基础的MP860并行系统：一种异构型层次式的多处理器系统．该系统设计中具有32个i80860XP处理器，其峰值速度可达32亿次／秒．本文具体讨论了多处理器总线问题、存储器cache一致性问题，以及MP860并行系统提供的并行编程环境．

摘要：cache是高性能微处理器解决CPU和存储器速度差异问题的有效措施之一。在共享存储器的多机环境下,共享数据在多个处理器的片上cache中分布,cache间维持数据一致性成为关键。该文讨论了32位嵌入式微处理器"龙腾R2"的cache的设计和实现和支持多机环境的cache一致性实现方法,并给出了实现的结果。

摘要：Arteris公司近日推出1．5版本NCorecache一致性互连IP（知识产权）。NCoreIP是分散式异构cache一致性互连解决方案，系统设计师可以用它高效率地设计出cache一致性的系统，它的优点是具有多个可配置的Snoop Filter和嵌入式高速缓存（cache）。

摘要：MiniSys是一套软硬件结合的SoC系统。本文首先介绍了MiniSys处理器的体第结构,然后设计并实现了一个MiniSys的双核处理器,重点讨论了cache的一致性问题和核间通信问题,提出了相应的解决策略,最后利用Quartusl软件实现了整个系统,并给出了结论。

摘要：多核设计规模和复杂度的不断提高,使功能验证变得越来越具挑战性.通过分析基于模拟仿真的多核验证方法,提出了一种基于可配置随机测试生成的多核cache一致性验证方法.该方法以随机测试生成为基础,通过配置随机生成参数来产生特定结构的多核验证指令流.此指令流的特点是,通过内存地址访问约束和多核同步操作的设置,来达成多核系统执行顺序的准确预测,进而通过自检测指令组的配置来完成自动快速结果比较.实验结果表明,该方法对多核一致性的验证是高效的.

摘要：受限于功耗,十多年前通用微处理器就停止追求更高的主频转而向集成更多处理器核的方向发展;同时,随着晶体管密度按摩尔定律不断提高,单片可集成的处理器核数成倍增长,片上多核、众核处理器已成为高性能微处理器发展的主流。未来千核级通用众核处理器支持共享存储编程模型是一种必然趋势,但传统的cache一致性目录结构面临着查找延迟高、目录项替换频繁以及硬件代价和功耗可扩展性有限等问题。稀疏目录实现了传统目录结构硬件开销与一致性维护效率的折衷,被认为是众核处理器维护cache一致性的一种高能效、可扩展结构。综述了近年来提高稀疏目录性能的相关研究与方法,并对其在面积、访问延迟、功耗和实现复杂性等方面进行分析,归纳出这些方法各自的优点和存在的不足,对创新设计未来高性能众核处理器共享存储体系结构具有一定的参考价值。