限定检索结果

检索条件"主题词=Cache抖动"
1 条 记 录,以下是1-10 订阅
视图:
排序:
面向低抖动GPU像素cache的像素写合并缓冲技术
收藏 引用
《微电子学与计算机》2019年 第7期36卷 93-97页
作者:张淑 田泽 郑新建 张骏 许宏杰 王维西安翔腾微电子科技有限公司陕西西安710068 中国航空工业集团西安航空计算技术研究所陕西西安710068 集成电路与微系统设计航空科技重点实验室陕西西安710068 
图形处理器像素cache访问时抖动发生频繁,很大程度的影响了图形处理器的性能.通过研究图形处理器中多数据流处理的并行化特征,提出了一种像素写合并缓冲技术,在数据写入像素cache前,根据地址对像素进行合并后再对cache进行访问,能够减少...
来源:详细信息评论
聚类工具 回到顶部