摘要：加州圣荷塞时间2007年12月3日，全球电子设计创新企业cadence设计系统公司宣布为cadence Incisive Enterprise验证产品系列添加全新技术，让工程师团队能够解决多模式手机、游戏机和HD-DVD播放器等产品越来越复杂的芯片设计问题。

摘要：cadence设计系统公司日前发布了面向无线和消费电子系统级芯片（SoC）设计的商用验证锦囊，帮助工程师们采用先进的验证技术，减少风险和应用难度，以满足上市时间要求。新锦囊可以解决工程师在设计和验证SoC设计时面临的关键挑战：

摘要：cadence设计系统公司日前宣布推出最新版cadence@Encounter RTL—to—GDSII流程，面向高性能千兆级设计，包括在20纳米最新技术节点上的新设计。这种最新的RTL—to-GDSII设计、实现与签收流程是与领先的IP与晶圆厂合作伙伴及客户合作开发的，能更有效地进行SoC开发，满足并超越当今市场所需的功耗、性能与面积需求。

摘要：cadence设计系统公司（NASDAQ：CDNS）近天宣布．世界著名的半导体制造商UMC（NYSE：UMC：TSE：23031公司目前已经加入POWER FORWARD INITIATIVE （PFI）。该联盟由20多个行业领先的电子公司构成．成立的目的在于改进通用功率格式（CPF）。以便捕获功率的根本设计意图并将设计、实施以及验证领域联系起来．

摘要：cadence设计系统公司宣布东芝已采用cadence QRC Extraction，用于其最先进的65nm设计流程。cadence QRC Ectraction为下一代工艺节点提供硅精确的寄生参数提取，包括基于敏感性和化学机械抛光（CMP）模型的提取。

摘要：cadence设计系统公司宣布推出cadence Virtuoso Accelerated Parallel Simulator（APS），这就是新一代电路仿真器，具有业界常用的Virtuoso Spectre Circuit Simulator的完整精确性．用于解决所有工艺节点中最大型与最复杂的模拟与混合信号设计。作为cadence多模式仿真解决方案（cadence Multi-Mode Simulation，MMSIM）7．1版的一个关键部分．

摘要：Silicon Integration Initiative（Si2）组织近日对外发布了有效电流源模型（ECSM）2．1版标准。该新版标律扩充了对电源和动态电源网格的规范，它能实现从单死特征化向设计工具传递电源和动态电源网格信息以提高纳米级设计中电源预测的精确度。负责起草该版标准的Open Modeling Coalition（OMC）工作组由业界领先厂商组成，包括：cadence设计系统公司、飞思仁尔半导体、英特尔、LSI Logic、Silicon Navigator、Sun Microsystems和Virage Logic等公司。

摘要：cadence设计系统公司日前宣布流片了一款14纳米测试芯片，使用IBM的FinFET工艺技术设计实现了一颗ARMCodex—MO处理器。这次成功流片是三家技术领先企业紧密合作的结果，他们一起建立了一个产品 体系，解决基于14纳米FinFET的设计流程中内在的从设计到生产的过程中出现的新挑战。

摘要：电子设计创新领先企业cadence设计系统公司宣布授权 cadence QRC Extraction和Virtuoso Passive Component Designer 使用于TSMC 65nm工艺设计工具包（PDK）．

摘要：cadence设计系统公司推出Virtuoso Accelerated Parallel Simulator（APS），这是其新一代电路仿真器，具有业界常用的Virtuoso Spectre Circuit Simulator的完整精确性，用于解决所有工艺节点中大型与复杂的模拟与混合信号设计。这种新型仿真器结合了可靠的仿真技术以及一种突破性的并行电路解算器，并配备一个全新设计的引擎，可以高效驾驭多重处理计算平台的性能。