摘要：cadence设计系统公司宣布海思半导体有限公司已在其高级无线与网络芯片设计方面与cadence加强合作。海思已经将其cadence Encounter Digital Implementation System、Encounter Power System和Virtuoso定制设计技术扩展应用于其先进技术节点上的低功耗与混合信号流程。海思也采用了cadence Encounter Conformal ECO Designer应用于其工程变更单流程，帮助设计师降低成本，以及降低后期迭代对进度造成的影响。

摘要：为了面向上海、长三角及国内中小型IC企业提供IP全方位技术支持,提高国内的IP与IC设计服务水平,日前上海硅知识产权交易中心(SSIPEX)与cadence签署合建SSIPEX-cadence IP研究院,以围绕IP保护、复用、交换、交易等方面进行深入研究.

摘要：智原科技近日宣布已经采用cadence VoltageStorm功率分析技术进行低功耗签收，并支持智原的尖端低功耗设计。智原使用VoltageStorm的静态和动态功率分析检验其高级低功耗设计技术，包括功率门控、去耦合电容优化和多电源多电压（MSMV）规划。

摘要：集成电路纳米技术的提升不断驱动着设计革新，共技术挑战也愈加棘手作为IC设计产业链的源头——EDA行业在整个IC设计产业链中扮演着至关重要的角色。当前的IC设计产业瞬息万变、日新月异，cadence亚太区总裁居龙把在“最短时间开发出最低成本、最复杂的产品”称为是整个半导体产业面临的共同事情。

摘要：科利登（Credence）和cadence共同努力，针对现在大部分良率要求很高的纳米设计，推出的解决方案提高了产品质量，加大了测试产能，加快了缺陷定位速度，从而最终缩短了量产上市时间。

摘要：中国上海及加州圣何塞，2007年10月22日——中国最大的半导体晶圆厂中芯国际集成电路制造有限公司（SMIC）（NYSE：SMI：SEHK：***），与国际领先的电子设计创新企业cadence设计系统公司（NASDAQ：CDNS），今天宣布SMIC正推出一种基于通用功率格式（CPF）的90纳米低功耗数字参考流程，以及兼容CPF的库。SMIC还宣布其已经加盟Power Forward Initiative（PFI）。

摘要：cadence设计系统公司宣布飞思卡尔半导体公司已经采用模拟与混合信号（AMS）Methodology Kit。飞思卡尔是无线、网络、汽车、消费和工业市场的嵌入式半导体设计及制造企业。其已经采用AMS Methodology Kit以应用高级AMS技术、流程和方法学的主要功能。通过采用cadence锦囊作为其基础方法学，飞思卡尔能够更加迅速地获取并在全球实施、内部开发世界级设计流程的实力。

摘要：科利登系统公司日前宣布，它与cadence合作在Sapphire测试平台和cadence Encounter TM之间成功完成了对一个良率提高流程的验证。Sapphire平台支持cadence Encounter Test True-Time Delay Test工具基于STIL的测试向量，同时cadence Encounter Diagnostics也从Sapphire平台输入错误捕获数据。在90nm或者更先进的工艺设计中，使用该诊断流程能增加测试覆盖率，提高缺陷定位速度。

摘要：cadenceDesign设计系统公司日前宣布其全套3D-IC技术与流程已为中国台湾工业技术研究院（ITRI）所采用，用于开发一款3D-IC芯片。cadence与ITRI的工程师合作，使用综合的cadence3D-IC流程实现、分析与验证测试芯片--硅穿孔（TSv）的宽I／O存储器堆叠。这种多个Ic被堆到单个封装里的3D-IC法，对于满足高级电子产品的尺寸、成本、功耗与性能要求变得越来越重要。

摘要：日前，在苏州举行的电路板暨表面贴装展览会期间，科通举行了cadenceAllegroPCB16．5以及FSP的功能演示，吸引了与会工程师的关注。cadence作为高端EDA工具的开发和设计服务提供商，平均每年都会有新版本的EDA设计软件发布。