摘要：cadence推出cadence Encounter数字实现系统（Digital Implementation System），它是一个可配置的数字实现平台，在整个设计流程中完全支持并行处理，提供了出色的可调整性。该系统还带来了一个新的超高效的核存储架构，可提供单CPU操作的更高性能、更高容量的设计收敛.

摘要：日前，cadence宣布推出一套完整的能够推动SiPIC设计主流化的EDA产品。解决方案针对目前SiP设计中依赖“专家工程”方式存在的固有局限性，提供了一套自动化、整合的、可信赖并可反复采用的工艺。这套新产品包括cadence Radio Frequency SiP MethodologyKit、两款新的RFSiP产品（cadence SiPRF架构和cadence SiPRF版图）以及三款新的数字SiP产品（cadence SiP数字架构，cadence SiP数字信号完整和cadence SiP数字版图）。

摘要：cadence设计系统公司日前宣布推出低功耗解决方案，这是用于低功耗芯片的逻辑设计、验证和实现的业界第一套完全集成的、标准化的流程。该方案将领先的设计、验证和实现技术与Si2 Common Power Format（CPF）相集成，为IC工程师提供端到端的低功耗设计方案。CPF是在设计过程初期详细定义节约功耗技术的标准化格式。通过在整个设计过程中保存低功耗设计意图，该解决方案避免了费力的人工操作，大大降低了与功耗相关的芯片故障，并在设计过程初期提供功耗的可预测性。

摘要：凌讯科技（Legend Silicon）利用cadence的低功耗解决方案，已成功完成一款90纳米芯片设计，并获得投片的一次成功。凌讯选择cadence作为其65纳米及45纳米来设计的首选EDA供应商，还将采用整套cadence Low-Power Solution。这突出了cadence在推动和增强低功耗设计创新方面的承诺。

摘要：cadence Allegro系统互连设计平台支持协同设计跨集成电路、封装以及印制电路板领域的高性能系统互连。平台独特的协同设计方法优化I／O缓冲器之间和跨集成电路、封装以及印制电路板的系统互连．避免硬件返工、降低成本、缩短设计周期。

摘要：cadence宣布可提供业界首款支持全新HDMI2．0规范的验证IP（VIP）。达歉VIP使设计师们可以快速彻底地验证其片E系统（SoC）是否符合HDMI2．0规范，从而加速批量生产的准备时间。

摘要：cadence益华电脑日前宣布并购Taray。Taray是一家在PCB系统设计中整合众多大尺寸，复杂FPGA的技术领导厂商。透过在整个PCB设计流程中嵌入Taray专利FPGA合成技术．cadence益华电脑为客户提供一个平台。大幅提高生产力并加速实现以FPGA为基础PCB的设计能力。

摘要：cadence最近宣布推出为半导体设计而准备的服务式软件（Saas），这些通过实际制造验证的，随时可用的设计环境，可以通过互联网访问，让设计团队可以迅速提高生产力，并降低风险和成本，cadence Hosted Design Solutions可用于定制IC设计，逻辑设计，物理设计，高级低功耗。

摘要：全球领先的电子设计创新企业cadence今天宣布,IDT公司采用全新的cadence Voltus^TM集成电路电源完整性解决方案,在其旗舰产品上实现了运行时间10倍的性能加速。＂IDT在多个制程节点和广泛应用领域的产品均领先于业界,我们非常高兴地看到,Voltus技术在从180nm到28nm的多个设计上,带来了高达10倍的性能加速。