摘要：全球电子设计创新领先企业cadence设计系统公司，日前发布了面向cadence Allegro PCB设计的Global Route Environment技术。这一革命性的技术结合了图形化的互连流规划架构和层次化全局布线引擎，为PCB设计人员提供了自动、智能的规划和布线环境。作为首个将智能自动化引入前所未有领域的自动布线解决方案，Global Route Environment技术代表了一次意义重大的飞跃，并建立了一种全新的PCB设计规范。

摘要：互联网已经改变了人们的生活，并使软件的商业模式面临挑战。在半导体设计领域，软件的商业模式也在因互联网而变化。最先觉察这一变化，并能适应市场对软件需求的公司，已经开始在这个新的舞台上施展自己的软件魅力。cadence显然是这个舞台上的舞者之一。

摘要：法国尼斯CDNLive大会消息：cadence设计系统有限公司宣布推出业界第一套完整的、能够推动SiP IC设计主流化的EDA产品。cadence解决方案针对目前SiP设计中依赖‘专家工程’的方式存在的固有局限性，提供了一套自动化、整合的、可信赖并可反复采用的工艺，以满足无线和消费产品不断提升的需求。这套新产品包括cadence Radio Frequency SiP Methodology Kit，两款新的RFSiP产品（cadence SiP RF架构和cadence SiP RF版图）以及三款新的数字SiP产品（cadence SiP数字架构，cadence SiP数字信号完整和cadence SiP数字版图）。

摘要：通过基于模型的有变化意识的设计技术加快高级IC的量产速度，实现“设计即所得”

摘要：业内人士认为，中国是世界上IC设计水平高低不均最为明显的市场，同时也是IC设计产品与整机应用脱节最为严重之地。就EDA工具定义而言，cadence目前无疑是全定制系统市场领先者，随着“Kits”的推出，cadence似乎已找到解决中国设计工程师面临的困扰办法。

摘要：cadence近日公布了一个突破性的解决方案，为设计与实现工程师带来出色的可见性与芯片性能、面积、功耗、成本和上市时间等方面的可预测性，跨越所有的设计活动，包括系统级设计与IP选择到最终实现和签收。

摘要：cadence公布了一系列新的定制IC设计功能,帮助芯片制造商加快大型复杂设计的量产化,尤其是在65nm及以下的高级节点工艺。这些经过实际生产证明对Virtuoso技术的提升,进一步强化了cadence用于降低风险和提升生产力的同时管理几何尺寸与复杂性的全套解决方案。

摘要：cadence宣布杰尔系统公司已采用了cadence的Virtuoso客户定制设计平台，用于它的定制、模拟／混合信号电路设计的需要。杰尔的设计团队计划使用Virtuoso模拟、环境、版图设计及物理验证技术，以便快速为其高级半导体芯片研制出高精度硅晶片。杰尔还采用了IncisivePalladium系列，用于综合设计中的硬件加速及仿真。cadence基于处理器的加速／仿真技术及正交解决方案，可确保杰尔在硅产生前发现潜在昂贵的硬件、软件及系统级错误。两家公司还准备在90nm、60nm及更高工艺方面进行合作。***．

摘要：cadence,一个全球重要的EDA产品生产商,上月在人民大会堂为她的北京办事举行了隆重的开幕仪式。 EDA——电子设计自动化,今天已经在计算机、通信、航空、航天、消费电子和军事电子等领域发挥着目益重要的作用。1993年整个EDA市场已达19亿美元的规模。

摘要：cadence与中芯国际宣布，两家公司已经联合开发出低功耗数字设计参考流程，支持SMIC先进的90纳米工艺技术。该设计参考流程包含对cadence Encounter时序系统的支持，以满足设计师为计算机、消费电子、网络及无线产品市场开发集成电路越来越高的需求。