摘要：介绍了XILINX公司的FPGA设计调试工具chipscope pro在FPGA设计中的使用方法,并结合工程实现,举例说明采用这种调试工具为设计带来的便利性,同时对在FPGA设计中采用这种调试工具的必要性也做了简要说明。提出了一种与MATLAB结合使用对FPGA设计结果进行统计分析的方法,结合具体的数字白噪声产生模块给出了实现方法的详细操作步骤,以及对结果的分析过程和分析结论,并以图形化方式表现,说明此种方法的可行性及有效性。

摘要：通过研究视频图像处理和视频图像帧格式以及FIFO缓存技术,提出了基于FPGA的视频图像处理系统设计。该设计运用帧间差分法、同步FIFO缓存设计,有效避免了图像处理系统设计中亚稳态和异步信号处理等时序性难题,实现了视频图像序列的动态目标检测系统设计。chipscope在线逻辑分析结果表明,所设计的系统具有实时的视频图像处理性能,与基于外接存储器缓存的系统设计相比较,稳定性更高,实时性更好,功耗更低。

摘要：为了便于工程应用,提高数据传输速率,以Xilinx公司Virtex5系列FPGA内嵌的RocketIO为物理层,实现了基于自定义传输协议的两种设计——高速收发器的设计与高速串行接口的设计,并对两种设计进行了简要分析,指出了适用的不同场合.以高速信号采集为实例,在ISE开发环境中实现了基于自定义传输协议的高速串行接口,用chipscope捕获数据并对其进行分析,得出基于RocketIO的自定义传输协议在高速串行通信中可靠性高,误码率低于10-13.

摘要：传统板级硬件功能验证方法使用示波器或逻辑分析仪对引出管脚进行测试,灵活性差,不适用于星载大容量NAND FLASH存储阵列。提出一种通过FPGA控制NAND FLASH复位和读ID操作,并自动遍历所有存储芯片的方法,配合Chip Scope Pro工具在线仿真,实现星载NAND FLASH板级功能快速验证。实验结果表明,该方法简单有效,并可根据仿真验证结果快速做出板级功能有效性判断。

摘要：本文介绍应用可编程逻辑器件在通信系统中的一般设计流程、方法以及涉及到的一些工具软件，通过实例分析了FPGA程序设计的仿真结果并对结论进行了验证．同时指出了仿真验证在设计工作中的重要性。

摘要：Virtex-5FPGA系列器件自带的系统监测器模块为数字多普勒接收机中片上温度和供应电压的监测提供一种简单而高效的解决方案。在Xilinx ISE10.1开发平台中,利用Xilinx提供的系统监测器模块,根据要求设计一个系统监测器并仿真设计。然后,在chipscope中,通过JTAG接口观测器件的温度和供应电压并测试设计的内部信号,并给出测试结果。

摘要：本设计以对大量实时采集数据进行缓存为背景,硬件采用Micron公司的1GB SODIMM DDR3和Kintex-7系列FPGA的片上FIFO,软件通过研究DDR3的基本工作原理编写用户接口模块,同时结合片上FIFO的控制模块完成异步FIFO缓存系统的设计,通过改变异步FIFO的读写时钟就可以实现数据的跨时钟域传输。该设计通过Vivado chipscope进行调试和检测,测试显示:基于DDR3 SDRAM的FIFO实现了最高480M的数据传输率,64～512位的总线宽度,容量最大为1 GB,说明该设计正确、可行,可以用来缓存高速采集系统所采集的数据。

摘要：在高速、大容量存储的系统设计中,DDR2 SDRAM为设计者提供了高性价比解决方案。在FPGA中实现DDR2 SDRAM控制器,降低了系统功耗并节省空间,缩短开发周期,降低系统开发成本。详细介绍了在Xilinx Spartan-3A系列FPGA中实现DDR2控制器的设计原理,介绍利用MIG软件工具实现控制器设计,并给出硬件测试结果。

摘要：JESD204B协议的广泛运用以及其带来的好处,为雷达接收机提高集成度实现高速采集提供了可能。介绍了采用基于JESD204B协议的AD9680 ADC与可实现ESD204B协议数据帧解码的FPGA的高速雷达数字接收机的设计,简述了该接收机的系统架构,详细地阐述了数据帧解码的软件设计以及结合FPGA逻辑分析软件chipscope和Matlab程序对系统的指标进行测试。

摘要：考虑到超宽带无线通信系统在高精度定位中需要极低的误码率,而实际通信中比特差错经常成串发生,为此在MB OFDM UWB通信中采用一种交织技术将连续误码分散成非连续误码,这样信道的突发错误在时间上得以扩散,使得此类误码大为降低,在接收端利用解交织器完成反交织。以上方案利用FPGA编程实现,并下载到目标板中,使用chipscope在线测试和验证设计的正确性。