摘要：设计了一个基于Pseudo-CMOS逻辑门的低功耗异步复位d触发器电路.该d触发器全部由n型a-IGZO TFTs(薄膜晶体管)构成,采用动态负载替代Pseudo-CMOS拓扑中的二极管连接负载,通过减少电路导通的概率来降低静态功耗.电路的输出级为锁存器,通过反馈通路减少由动态负载造成的输出摆幅降低对延迟的影响.将该d触发器应用于环行移位寄存器的设计中,结果表明,该触发器电路可有效降低或非门逻辑电路中的静态功耗.

摘要：提出一种由细胞神经网络(CNN)实现的时钟边沿可控的双边沿d触发器.结合非耦合CNN与线性可分布尔函数之间的关联性,提出了非耦合CNN实现逻辑电路的基本方法.通过分析d触发器工作原理,设计出基于非耦合CNN的d触发器电路结构.相比较传统的d触发器,新设计的d触发器具有动态可重构性,即保持电路结构和内部连线不变,仅改变基因参数,可分别实现上升沿触发、下降沿触发以及双边沿触发.本研究为进一步设计动态可重构逻辑电路提供了一种新的方法.

摘要：研究绝热电路和多值触发器,提出一种四值绝热动态d触发器设计方案.该方案采用多阈值金属氧化物半导体MOS管控制技术和开关信号理论,推导四值绝热动态d触发器文字运算电路结构式,由文字运算电路控制四值绝热逻辑信号产生,实现动态d触发器的四值输出,并在此基础上设计具有记忆功能的触发型四值绝热正循环门.通过PSpice模拟软件验证该设计电路逻辑功能正确,在55.6 MHz工作频率下,与常规CMOS四值动态d触发器相比,节省功耗约90%.

摘要：在分析现有静态结构双边沿触发器和动态结构双边沿触发器优缺点的基础上,该文提出了半静态结构双边沿触发器设计。PSPICE模拟表明,新设计功能正确。与以往一些设计相比,新设计在功耗、速度、功耗延迟积以及减少MOS晶体管使用数目等方面都具有明显的优势,从而使新设计具有良好的综合性能。该文的另一个贡献是对双边沿触发器性能的测试方法进行了探讨,提出了测试双边沿触发器最高频率的新方法。

摘要：空间静电放电效应(SESd)和单粒子效应(SEE)是卫星设备异常的两个重要原因,但难以精确判断航天应用中产生的故障是由何种效应所导致。以130 nm SOI工艺d触发器(d flip-flop)链为试验对象,利用静电放电发生器和脉冲激光试验装置,通过改变辐射源能量、测试模式、拓扑结构以及抗辐射加固结构等试验变量,试验研究SESd和SEE引起软错误的异同规律特征,其试验结果可为故障甄别及防护设计提供支撑。

摘要：采用当前成熟的两种抗单粒子翻转锁存器构成了主从d触发器,在d触发器加固设计中引入了时钟加固技术,对输出也采用了加固设计。仿真对比显示本设计的加固效果优于国内同类设计。

摘要：阐述触摸式电子密码锁电路的设计,提高教学的趣味性,使学生进一步理解d触发器、门电路、与非门电路,激发学生的学习兴趣,从而提高教学效果。

摘要：针对纳米级工艺中存在的组合逻辑电路单粒子瞬态现象对电路可靠性的危害问题。通过采用基于延迟单元的双模冗余思想,在传统设计的基础上,提出一种改进的可以抗单粒子翻转和单粒子瞬态的带有扫描输入功能的TSPC型d触发器。该设计采用双模冗余结构实现抗单粒子翻转加固,通过引入延迟单元结构消除输入数据信号所产生的SET瞬态脉冲,并添加扫描输入功能增强触发器的灵活性与系统的可测性。通过UMC 55nm工艺软错误故障注入仿真,结果表明,所提出的电路结构能够有效抑制单粒子翻转和单粒子瞬态脉冲对d触发器可靠性的影响。

摘要：共振隧穿二极管(RTd)作为一种新的量子器件和纳米电子器件,具有负内阻、电路功耗低、工作频率高、双稳态和自锁等特性,可突破CMOS工艺尺寸的物理极限,在数字集成电路领域有更为广阔的发展空间.针对RTd的特性,采用3个RTd串联的单双稳态转换逻辑单元(MOBILE)和类SR锁存器,设计了基于RTd和HEMT(高电子迁移率晶体管)的d触发器.较于其他研究的d触发器,该d触发器能有效降低电路的器件数量和复杂度,且能抗S、R信号的延时差异干扰,具有更稳健的输出.

摘要：数字电路的设计在计算机、电子和自动化等专业中占据着非常重要的地位,另一方面,现代的教育理念要求加强对学生分析能力、实践动手能力和创新应用能力的培养。为了更好地将理论知识与实践结合起来,详细地阐述了利用集成芯片和门电路设计生活中常见的电子密码锁设计过程,包括核心器件触发器的选择、通过几种方案的比较确定最优设计方案、密码锁的工作过程及相关电路的设计。通过实验室实验验证,增强了学生对电路的感性认识,提高了学生的学习兴趣与效率。