摘要：离散余弦变换已成为图像压缩中一标准技术 ,本文给出了基于da算法的二维离散余弦逆变换 (2 DIDCT)的系统设计。在设计过程中根据实际情况提出了一种改进算法 ,通过采用此改进da算法 ,整个 2 DIDCT系统在提高速度的同时可大大减少面积。设计采用自顶向下设计方法 ,用VHDL进行描述 ,整个系统在SYNOPSYS工具上进行设计及仿真 ,最终综合到门级电路。

摘要：离散余弦变换已成为图像压缩中一标准技术，本文给出了基于da的二维离散余弦逆变换（2－DIDCT）的ASIC设计。本设计通过采用快速1－DIDCT算法及基于da算法的乘法累加器来减少面积、加快速度。设计采用自顶向下设计方法，用VHDL进行描述，整个系统在SYNOPSYS工具上进行设计及仿真，最终综合到门级电路。

摘要：对于在数字信号处理,以专用DSP芯片设计有限长单位冲激响应(FIR)滤波器速度较慢的情况,提出一种基于分布式算法(da)和现场可编程门阵列(FPGA)实现滤波器的优秀办法,并以一个16阶FIR滤波器在ACTEL公司的ProASIC3 A3P250芯片上实现为例说明了设计过程,实验结论表明:电路工作正常,数据实现满足设计要求。

摘要：针对在数字信号处理中,以专用DSP芯片设计高阶有限长单位冲激响应(FIR)滤波器速度较慢的情况,提出了一种基于分布式算法(da)和现场可编程门阵列(FPGA)实现高速高阶滤波器的新方法,并以一个16阶FIR滤波器在Xilinx公司的xc2v500芯片上实现为例说明了设计过程,仿真结果表明:电路工作正确可靠,满足设计要求。

摘要：高速 FIR滤波器是数字接收机中中频处理的关键组成部分 ,传统的基于通用 DSP的实现方法往往满足不了要求 ,而基于 FPGA的硬件设计在速度上有很大的优势。因此 ,研究了采用 da算法的 FIR硬件设计 ,分析了如何在逻辑资源占用和处理速度上进一步提高性能 ,并以 1 6抽头 8bits FIR滤波器为例在XCS0 5的 FPGA芯片中进行了实现。

摘要：随着FPGA技术的稳步提高,FPGA替代其他技术用于实现高速信号处理已经变得切实可行。针对高阶高精度半带滤波器十分消耗FPGA硬件资源的问题,本文提出了采用部分查找表分布式算法及高低位分割处理的改进结构,并通过一个6阶5位低通FIR滤波器进行原形设计,验证了所提出的方法的正确性。仿真结果表明,采用这种方法,在大大减少了FPGA硬件资源的同时,显著提高器件的运算效率。

摘要：对FPGA中实现FIR滤波器乘法运算进行了研究,阐述了将乘法化为FFT算法和da算法原理,并采用这2种算法设计出了FIR滤波器.通过hltera公司的EPF10k30器件的验证,证明了这2种方法是可行和高效的,其实现的滤波器的性能优于用DSP和传统方法实现的FIR滤波器.

摘要：介绍了几种应用于高阶FIR滤波器的算法,着重介绍da算法,该算法主要基于LUT形式,从根本上减少了乘法器资源的消耗,提高了系统的实时性。并以此为基础介绍了几种改进的算法,分别是基于LUT分解、基于OBC编码以及基于双向选择器的da改进算法,这些算法都从不同程度上降低了资源的使用,提高了信号处理速度,降低了系统复杂性。最后,对FIR滤波器的改进算法进行了全面的分析比较和仿真,仿真结果均正确并且符合设计要求。

摘要：对da算法的FIR滤波器和传统乘加结构FIR滤波器的性能进行了比较,介绍了改进da算法的原理;对分别采用FPGA和芯片实现的da算法高速FIR滤波器的性能指标进行了比较;介绍了ASIC芯片设计时存储器的可测性设计方法,以及存储器对布局布线策略的影响。最后,给出了版图形式的设计结果及电路验证信号波形。

摘要：在数字滤波器中,FIR滤波器是一种结构简单且总是稳定的滤波器,同时也只有FIR滤波器拥有线性相位的特性。传统的直接型滤波器运算速度过慢,而改进型的da结构的滤波器需要过高的芯片面积消耗大量的逻辑资源很难达到运算速度以及逻辑资源节约的整体优化。本文提出了一种基于RAG算法的FIR滤波器,与传统的基于da算法的滤波器结构的滤波器相比,RAG算法简化了FIR滤波器乘法模块的结构,减少了逻辑资源的消耗和硬件实现面积,提高了计算速度。本文设计的16阶FIR滤波器用VerilogHDL进行描述,并综合到Altera公司的CycloneⅡ系列FPGA中。仿真实验表明基于RAG算法的FIR滤波器达到了逻辑资源的节约和运算速度的提高的整体优化效果。