摘要：为满足高分辨率、高帧频图像处理领域对高速、实时数据采集与缓存的需求,结合Xilinx提供的MIG_v1.9 IP核,利用Verilog HDL语言,设计了ddr3 sdram控制器;引入读、写FIFO和读写逻辑控制模块,优化了接口封装;提出了一种基于ddr3 sdram存储地址的读写控制方法,并在Kintex-7 FPGA上实现了多种分辨率的高速图像数据的采集与显示;系统测试表明:该方法可满足高速、大容量、实时数据的缓存要求,充分发挥了ddr3存储的灵活性。该方法可为多路视频源的图像存储提供参考。

摘要：视频缩放是视频处理领域的关键问题,可以分为硬件实现和软件实现。以FPGA作为处理芯片,按照SMPTE协议设计了一种视频缩放方法。设计采用模块化思想对系统进行了自上而下的划分,采用XILINX公司提供的Spartan6系列芯片XC6SLX45T,并使用Verilog HDL语言实现了各模块功能。该算法使用流水线结构,实验结果表明,该算法能够在FPGA上稳定运行,实现了视频缩放的效果。和原有方法相比,该设计方法减少了5个乘法器的使用,节约了系统资源。

摘要：为了提升图像采集系统存储量和实时性,该文设计了一种基于XilinxFPGA和ddr3sdram的小型化图像采集系统。系统主要包含CMOS相机配置、图像数据转换、ddr读写控制和VGA接口显示,有效地实现了图像IIC接口采集、乒乓操作模式存储和RGB彩色显示功能。文中介绍了系统工作原理和结构,并提出了一种图像数据转换方法。测试结果表明,在系统时钟为25MHz,图像分辨率为640×480条件下,系统能以30帧/s进行显示,整个系统运行正常,性能稳定。