摘要：以N,N-二(2-吡啶甲基)胺(dpa)为识别基团,设计合成了一种用于检测Zn2+的荧光增强型探针WN,在CH3CH2OH/TrisHCl(1∶9,V/V,pH=7.4)缓冲溶液中研究了它对Zn2+的识别特性。实验结果表明,WN对Zn2+有较高的选择性和灵敏度,它们之间的结合比为1∶1,对Zn2+的检出限为1.14×10-8 mol·L-1。WN能够快速地可视化检测Zn2+,在HeLa活细胞中对Zn2+的荧光显微成像表明WN可应用于生物体的检测。

摘要：锌离子在生物体系中扮演着重要角色,其分析和检测在疾病诊断和医疗检测等方面具有重要价值。用于Zn2+检测的荧光传感器具有检测方便、灵敏度高等优点,引起了广泛关注。典型的荧光传感器通常是由识别基团和作为报告单元的荧光团通过间隔基团或直接连接而组成的。识别基团是荧光传感器的作用核心,在高选择性识别过程中起着至关重要的作用。自1996年第一次接在荧光素上以来,dpa(N,N-二(2-吡啶甲基)胺,di-2-picolylamine)基团在锌离子传感器的设计中得到了广泛应用。本文综述了近年来文献中报道的基于dpa识别基团的锌离子传感器,介绍了锌离子荧光传感器的合成方法与识别原理,最后简单介绍了锌离子传感器中其它几种常见的识别基团。

摘要：针对目前缺少从曲线采集的角度分析采集参数对dpa攻击的影响的研究,比较了在不同采样频率、不同示波器垂直分辨率、有无低通滤波情况下,对dpa攻击结果的影响。最后得出结论,当攻击对象为时序逻辑时,采用低通滤波器、500 MHz或者1 GHz采样频率采集曲线最佳;当攻击对象为组合逻辑时,不采用低通滤波器、2.5 GHz或者5 GHz采样频率采集曲线最佳。按照上述参数设置,更有利于开展dpa攻击。利用所得结论,可在攻击方法相同的情况下,尽可能地提高攻击效果,对dpa攻击的研究具有促进作用。

摘要：本文采用高能粒子输运程序MCNPX2.5.0,对中国散裂中子源(CSNS)靶站重要部件所使用的钨、SS316不锈钢与Al-6061等材料,由于中子与质子辐照所引起的损伤能量截面与原子离位截面进行了计算,对钨靶体、靶的不锈钢容器、慢化器与反射体的铝容器等部件的辐照损伤量——原子离位次数(displacement pe ratom,dpa)进行了计算与分析,并给出了质子束斑形状对靶体及靶容器dpa峰值的影响.这些计算与分析对正在建设的中国散裂中子源靶站的设计及参数选择具有重要的实际意义.

摘要：本文以DES加密算法为例,介绍了差分功耗分析对DES进行攻击的方法,并从硬件设计实现角度提出改进措施以达到抗差分功耗分析攻击的效果。

摘要：介绍了一款基于dpa控制的单路输出DC/DC变换器设计。该变换器的电气指标为输出5V/10W,通过主要技术指标要求,确定了设计参数,并采用PI公司生产的dpa425R作为主控芯片实现对工作脉冲宽度的调节,该芯片将变换器主控制芯片与功率MOS开关集成于一身,具有体积小、功能强的特点,进而设计出了结构框图和电路原理图等。成功解决了DC/DC变换器由体积、质量限制带来的矛盾,在保证纹波噪声、体积和重量等重要指标均满足要求的情况下仍具有较高的电源效率,并且具备了高稳定、高可靠的品质。

摘要：破坏性的物理分析（dpa）是一套严格的材料分析测试方法，既有非破坏性，又有破坏性。它包括光学检查，X射线分析，离子色谱（IC）测试，截面分析和机械测试。测试的结果符合一般的工业标准，例如IPC-610C，IPC—A-600G和IPC／WHMA—A-620。随机dpa作为一个发展程序贯穿产品的生命周期。dpa作用于产品的最早的原形阶段，中等水平发展和最终产品验证测试（PVT）。在产品的发展阶段，dpa提供附加的功能去了解或者看到别的质量测试方法所不能发现的缺陷。dpa产品质量发展程序导致永久的矫正行为。这些行为促使最优化和产品的重设计，引入材料和制造过程。

摘要：破坏性物理分析（ＤｅｓｔｒｕｃｔｉｖｅＰｈｙｓｉｃａｌＡｎａｌｙｓｉｓ）主要是通过对电子元器件进行解剖，并进行各种物理分析，从而获得电子元器件的设计结构、材料和工艺等方面的批质量信息。在ＭＬＬ－ＳＴＤ－１５８０Ａ《电子、电磁和机电元器件破坏性物理分析...

摘要：该文提出了一种基于随机掩码的抗dpa(Differential Power Analysis)攻击的AES算法硬件实现方案。基于随机掩码的AES算法实现中最为关键之处就是唯一的非线性变换即S盒(SubBytes)的实现,该文将S盒中有限域GF(28)上的求逆转换到GF(24)和GF(22)上进行,有效实现了掩码防护。在该文的实现中,所有的中间结果均被随机掩码,证明了该文中AES算法实现能够抗dpa攻击,基于此掩码方案,给出了AES协处理器体系结构,设计实现128密钥的AES协处理器。在0.18μm工艺下,协处理器面积为0.298mm2;在100MHz频率下,加解密吞吐率达到了1.16Gbps。

摘要：在高速数据采集系统中,对于高速数据流的接收的可靠性,是整个系统正常工作的前提与保证。在基于FPGA+DSP架构的高速数据采集系统中,由于FPGA布局布线、环境温度、工作电压的变化等各方面的影响,可能造成数据同步时钟与数据对应关系的偏移,由此而可能造成高速数据流接收的不可靠。针对以上问题,基于dpa(dynamic phase alignment,动态相位调整)的设计思想,提出一种高速数据流接收的校正方法,并在FPGA+DSP架构的高速数据采集系统上设计实现,使得数据同步时钟的时钟沿与数据的有效窗口的最佳采样位置动态对齐。最终实验得到的数据和现象证明了该校正方法的可行性和稳定性。