摘要：现有dvb-s2标准中LDPC码的设计未考虑其长码编解码器的实现复杂性,也未给出其缩短码的设计。本文在现有dvb-s2标准中LDPC码的设计框架下,提出具有无短环和低码重码的缩短码的设计。本文推广dvb-s2的LDPC码,将其变换为缩短的LDPC码。码长大于4 000的小幅度缩短的LDPC码可无4环和低码重码,但码长小于4 000大幅度缩短的LDPC码存在4环和低码重码。本文对大幅度缩短的LDPC码进行两方面的修改:一是修改部分子矩阵的列重,以解决4环问题;二是采用802.16e中的准双对角线子矩阵替代dvb-s2标准中LDPC码使用的双对角线子矩阵。在AWGN信道下仿真结果表明,改进后的LDPC码性能比改进前的误码率性能有较大提高。

摘要：为解决dvb-s2标准下码长较长,译码器资源消耗较高,但速率要求较高的问题,研究了dvb-s2标准LDPC(Low Density Parity Check Code)码译码器的硬件结构。利用校验矩阵周期特性,以16 200 bit码长和0.6码率为例,设计了基于共享内存和后验概率累加储存的译码器结构。实验表明,该设计的LDPC码译码器共消耗24 004个逻辑单元,6 437个寄存器和448 594 bit的RAM,吞吐率达到289 Mbit/s,不仅吞吐量大,而且寄存器和内存资源的消耗也小。

摘要：针对dvb-s2标准中的低密度奇偶校验(LDPC)码,提出了一种LDPC编码器设计结构.该结构巧妙地利用了输入数据的随机特性,显著降低了计算电路的功耗.在此基础上,提出了两路并行的编码器设计方法,将编码器可处理的信息速率提高到原来的2倍.在现场可编程门阵列(FPGA)XC4 VLX25-10 sF363上实现了两路并行的多码率LDPC编码器.经实验测试表明,编码器工作稳定,处理速率高达328 Mbit/s,可满足同步数字传输体系(sDH)高速传输的应用需求,同时,该编码器具有通用性,经过重新配置可实现具有类似校验矩阵的LDPC编码.

摘要：介绍了一种基于嵌入式系统的dvb-s2信号接收平台的设计。以嵌入式芯片AT91RM9200及LG调谐器TDQR-C003F为核心构成,通过主机端程序控制可以实现数据接收,数据网络传送等功能。AT91RM9200包含了丰富的系统外设和标准接口,极大地增加了该处理平台的灵活性,相对于一般的接收机来说,该系统应用范围更为广泛。

摘要：低密度奇偶校验码(LDPC)由于具有极其出色的比特纠错性能而被第2代卫星数字视频广播标准(dvb-s2)所采用。为满足宽带多媒体系统高吞率的应用需求,针对dvb-s2标准提供的LDPC码字结构,提出了利用FPGA上的RAM存储单元存储校验比特的方法,校验比特计算模块采用部分并行计算结构,据此设计了基于FPGA的LDPC编码器实现方案。该方案已经在EP3C120F484I7 CycloneⅢAtera FPGA上实现,经过测试吞吐量可达2.6 Gb/s。

摘要：HX系统是休斯提供的一个全新的具有创新性的IP宽带VsAT系统,它是为那些对高带宽和高服务质量(Qos)链路有特别需求的小型网络而专门设计并加以优化的。HX系统不仅从已高度成功的休斯HN宽带VsAT系统(配置已超过750000终端)继承了其最佳特点和能力,而且还提供一些附加的新特性以支持那些主要针对高带宽和实时应用(例如话音中继,视频会议等)。

摘要：新的卫星接收机前端符合dvb-s和dvb-s2标准，简化机顶盒制造商的产品设计，最大限度降低成本。