摘要：针对物联网传感器难以同时满足高分辨率与低功耗的瓶颈问题,本文设计了一种伪三阶离散时间delta-sigma调制器.该架构将一阶无源噪声整形SAR(Successive Approximation Register)量化器嵌入传统二阶delta-sigma调制器以实现更强的噪声整形能力.本文设计允许系统在更低的过采样率(Over Sampling Ratio,OSR)下获取更高的峰值SQNR(Signal-to-Quantizing Noise Ratio),有效缓解了系统精度和功耗之间的设计矛盾,并且减少了有源积分器的使用.针对传统有源加法器高功耗和无源加法器存在衰减不确定性的问题,本文提出了一种新型前馈求和量化电路,它具有对衰减不敏感的优势并且降低了第二级有源积分器的驱动压力,这进一步降低了系统的功耗.本文提出的delta-sigma调制器采用180 nm CMOS(Complementary Metal Oxide Semiconductor)工艺制造并测试.在电源电压1.4 V下,芯片测试功耗为47.2μW.在带宽为8 kHz的测试条件下,调制器的DR(Dynamic Range)、峰值SNDR(Signal-to-Noise and Distortion Ratio)和SFDR(Spurious-Free Dynamic Range)分别为97.2 dB,96.6 dB和114.4 dB.因此,Schreier和Walden的SNDR FoM(Figure of Merit)优值达到了178.9 dB和0.053 pJ/step.本文提出的伪三阶delta-sigma调制器在功耗和分辨率之间实现了较好的权衡,为物联网领域的低功耗高分辨率调制器设计提供了较好的解决方案.

摘要：文中基于扰动delta-sigma调制器分析并设计了一款动态分频比控制的宽带小数分频器链路。其中,整数分频器链路由高速2分频器和7级2/3分频器链路级联构成,小数控制部分由外加扰动的delta-sigma调制器构成。通过理论分析和仿真表明,合理选择扰动信号的添加位置,可以有效延长delta-sigma调制器的输出序列长度,从而平滑delta-sigma调制器的输出频谱。该分频器电路采用TPS 65 nm射频绝缘体上硅(RFSOI)互补金属氧化物半导体(CMOS)工艺制造,包括焊盘在内的芯片面积为0.57 mm 2。测试结果表明,该小数分频器链路在1.2 V的供电电压下,最大工作电流为22.2 mA,可以在9 GHz~20 GHz的输入频率下动态加载控制字并实现小数分频功能。

摘要：为了在低电源电压约束下实现delta-sigma模数转换器(ADC)的低功耗与高精度设计,提出基于开关型运放以及新颖DWA技术的delta-sigma调制器.其中的开关型运放仅工作于半周期相位,可以在低于1V的电源电压下正常工作,节省了系统功耗.调制器的积分器采用运放分享技术,以降低硬件开销.采用双向循环移位数据加权平均(DCS-DWA)技术,在抑制调制回路中匹配单元误差引起的非线性失真的同时消除了与输入信号相关的寄生音调,提高系统分辨率.提出的delta-sigma调制器在SMIC 0.18μm 1P6M工艺下流片,动态范围与峰值SNDR分别达94.6和92.5dB,芯片面积为0.72mm2.在0.9V电源电压下,测得系统功耗仅为56μW,品质因数(FoM)低至34.2fJ/c-step.结果表明,预期的主要设计目标均已实现.

摘要：本文提出了一款基于反相器能效的delta-sigma调制器。该调制器使用3阶单环单比特量化拓扑结构,引入相关电平移位技术,提高了电荷转移的精度和积分器电路的直流增益,改善了传统反相器直流增益过低的局限性。本次电路设计基于SMIC 180 nm CMOS工艺,电源电压为1.2 V,过采样率OSR为128,采样频率为4 MHz。仿真结果表明,设计的delta-sigma调制器的SNR为97.16 dB,有效位数为15.6 bits,平均功耗为367μW,优值FoMs为173.5 dB,满足高能效调制器的标准。

摘要：针对目前移动前传中使用的通用公共无线电接口(CPRI)技术频谱效率不高的问题,文章提出使用delta-sigma调制(DSM)技术作为一种新的前传接口。另外,针对高阶稳定delta-sigma调制器参数搜寻中计算复杂度过高问题,使用遗传算法对所使用的四阶delta-sigma调制器的结构参数进行了搜索优化,并将该优化结构参数下的仿真结果与原结构参数下的仿真结果进行了比较。在1 bit量化的情况下,使用优化参数的delta-sigma调制器增大系统传输容量的同时,平均误差向量幅度(EVM)从0.031下降到0.028;在2 bit量化的情况下,平均EVM从0.013下降到0.011。

摘要：为应对集成电路工艺特征尺寸不断减小的趋势对高性能模拟电路构成的挑战,提出一种适用于数字音频系统的具有高精度、低电压、低功耗特点的开关电容delta-sigma调制器。器件采用2阶3位量化器结构,依靠运算放大器中的两级结构和Class-AB输出级提高低电压应用条件下的增益以及输出摆幅,同时降低整体电路的功耗。后端采用DWA算法模块降低多位DAC失配误差对系统系能的影响。采用0.13μm CMOS工艺实现器件的制造。经实验测试,在8kHz信号带宽范围内,调制器实现了88dB的动态范围和81dB的峰值信噪失真比,满足实际使用中的性能要求。

摘要：为使模拟-数字信号转换芯片能直接用于各种电池电量测量的系统中而无需另加电压转换芯片,在应用于delta-sigma结构的ADC(模数转换器)的调制器设计中,使用0.35μm CMOS的集成电路工艺,采用二阶单环的电路结构,在5V供电的工作电压下可达到的电压测量范围为1.4V至4.2V,测量精度为12位.因而采用此Del-ta-sigma调制器的ADC可直接用于多种电池种类的电量测量,且具有制作成本低廉的特点.

摘要：本文设计了一个用在ADC(ADC)中的3阶8级量化的delta-sigma调制器(DSM)。该调制器的过采样率128,信号带宽32.8 kHz,分辨率16位。在设计噪声传输函数(NTF)时采用前馈方式实现极点和局部反馈实现零点,从而优化了输出信噪比,通过这些方法提高动态范围(DR),降低量化噪声。这个DSM的峰值信噪比可以达到145dB以上。最后本文给出了这个DSM的MATLAB仿真模型及仿真结果,在此模型基础上编写电路模块verilog程序及进行行为级建模。

摘要：本文介绍了一个高信噪比的、用在24位44.1kHz采样率的音频数/模转换器(DAC)中的4阶15级量化的delta-sigma调制器(DSM)。在设计中,为了减少量化噪声,选用了奇数个量化等级;为了提高动态范围(DR),在设计噪声传输函数(NTF)时对零点进行优化,通过这些方法降低量化噪声和时钟抖动的影响。这个DSM的峰值信噪比(SNR)可以达到130dB以上,满足0.35μmCMOS工艺设计的音频DAC的系统要求。本文给出了这个DSM的MATLAB仿真模型及仿真结果,并在此基础上给出了电路实现结构。

摘要：采用delta-sigma结构的调制器可降低锁相环路中小数分频时所产生的量化噪声对系统的影响。通过分析delta-sigma工作原理推导其噪声传输函数,得出增加delta-sigma调制器的阶数或增加过采用率均能减小量化噪声功率。累加器结构的3阶内插型delta-sigma调制器结构简单,可有效降低芯片面积,且内插型结构适合以尽量降低环路噪声为目标的设计。