摘要：基于改进的euclid算法,提出了一种仅含两个折叠计算单元的结构,并用三级流水线结构整体实现以提高吞吐率.将常规有限域乘法器转化到复合域中实现,降低了芯片的复杂性和关键路径延迟.以RS(255,239)为例,基于TSMC 0.18标准单元库的译码器电路规模约为20 614门,在相同纠错能力下,该结构相比较于传统的并行脉动阵列结构,其硬件复杂度可减少60%左右.

摘要：VLIW体系结构是高端DSP大多采用的体系结构,此结构有很强的指令级并行运算能力。一般的DSP应用开发,都是针对具体型号的DSP进行软件的设计和优化。为了更好地利用DSP资源、提高性能、节约成本,文中提出了一种软硬件协同设计的方法。通过RS码的euclid译码算法的实现,充分体现了可配置VLIW结构DSP的性能优势和开发周期短。达到面向应用的硬件和软件最优。

摘要：RSA的算法是基于数论中两个大素数乘积所得整数n和选取满足一定条件的整数e组成公开钥(e,n),RSA的安全性是依据大数整数n分解困难性的。根据RSA公钥加密体制的公开密钥n为两个素数乘积的特性,以及euclid算法的特点,给出了一种分解n的算法—析出算法,并进行了算法的数学证明、算法设计和相关分析。同时,通过也证明了,在RSA密码体制中构造模n时,其素因子的倍数与n1/2距离过近是不安全的结论。

摘要：针对 IP核设计方法讨论了一种可动态配置编码方案的高吞吐率 RS编译码器。该编译码器采用euclid算法实现译码 ,编译码过程采用流水线结构提高速率。整个设计使用 VHDL语言描述 ,并在 Xilinx公司的

摘要：为了验证euclid算法和Stein算法在高精度条件下的真实运行效率,以随机生成的多组高精度正整数,并分别按同位、异位、完全随机、斐波那契数列相邻项4种情况对这两种最大公约数算法的平均执行效率进行比较。实验发现:四种情况下的平均执行耗时euclid算法均低于Stein算法;随着参数精度越高,euclid算法的平均耗时越优于Stein算法;在随机高精度参数条件下,Stein算法比euclid算法平均执行时间多约26.24%。

摘要：RS码作为一种高速率的信道编码方法,具有很强的抗突发差错的能力,然而,在应用于无线通信系统中时,需对同一母码设计不同速率的RS码。传统的方法是采取截短的形式和euclid的译码方法来实现,但这种方法存在着复杂度高和译码延迟长的问题。鉴于此,本文通过对易于硬件实现的euclid算法进行修正,并通过减少关键方程的实现步骤和改变chien搜索法顺序的方法,来加快译码的速度。仿真结果表明:本文提出的方法在译码复杂度和延迟的问题上有所改进。