摘要：为了缩短MCU芯片开发周期,提出了一种基于MCU芯片fpga原型验证平台设计。该设计是将传统fpga原型验证过程中使用fpga的RAM原型替换程序存储单元,改为使用fpga双端口RAM替换。其中一个端口控制按照传统的接入方法,另一端口控制信号接到专门的控制逻辑上,独立控制,而且不影响原MCU芯片功能。该方法不仅节省多次fpga综合实现的时间,而且可以灵活实时监测RAM,方便查错。同时该方法具有通用性,可移植到类似的SoC系统架构fpga原型验证系统中去。

摘要：本文研究并实现了一种基于Cortex-A7核的高性能MCU在fpga原型阶段的验证平台。该设计研究可以针对高性能MCU芯片或其fpga原型验证阶段的软硬件验证环境快速搭建,通过交互式、软硬件协同的方式对MCU芯片各个模块功能进行实时、可靠的功能验证。高效的fpga原型验证可以提高MCU研发速度、缩短验证时间、提高验证效率、及时发现芯片设计的缺陷、缩短芯片研发周期。

摘要：网络数据平面可编程(Data Plane Programmability)给网络转发设备的数据平面赋予强大的可编程性,在不更换设备的情况下,可以动态部署新型机制与服务,例如路由转发核心机制、网络安全控制功能、网内计算加速服务等.由此,数据平面可编程成为业界和学术界高度关注的新兴技术,并已在主流云服务提供商投入应用.可重构匹配表架构(Reconfigurable Match Table Architecture,RMT)由于出色的处理性能和采用P4语言灵活编程的特性,成为数据平面可编程的热点研究方向.然而,受困于RMT架构复杂的体系结构设计、芯片闭源的服务机制以及门槛较高的fpga设计开发,使得RMT研究人员难以通过fpga,对RMT创新设计以及100 Gbps以上真实性能场景进行敏捷验证.本文提出并实现了一种数据平面可编程系统FastRMT,首次开源了fpga级的系统实现.FastRMT支持RMT架构可编程协议解析、自定义规则匹配、超长指令字的并发动作执行引擎等核心功能,支持P4语言对系统进行编程.FastRMT具备松耦合与模块化的特点,研究人员可以替换模块或者对系统进行动态重构,从而实现新型机制或体系结构的敏捷开发与验证.本工作包含交换机原型与网卡原型两种版本,支持主流fpga芯片,系统可完成100 Gbps的报文线速处理能力,1500 B报文处理延迟仅为1.22μs,体现了FastRMT作为基础框架对微体系结构创新和生产线级别验证的优势和可行性.

摘要：IC验证工作位于IC前端设计的开发之后,对软硬件进行前期开发和压力测试.为了尽可能找出更多的bug,从而降低投片的风险,节省时间和其他资源,IC验证的次数能够达到几十亿次.IC验证的方法主要有三种,分别是RTL模拟器、fpga原型和现代硬件仿真,文章对这三种不同方法进行了深入浅出的介绍,并对这三个方法的性能进行了分析比较,旨在为相关的学习、工作和研究提供借鉴和参考.