摘要：作为实时工业以太网技术的优秀代表,Powerlink协议开源、易移植、实时性好,运用时隙和轮询过程的混合方法来实现数据的同步传输,被广泛应用于工业控制领域。通过在fpga平台上构建NIOS Ⅱ软核处理器,运行协议栈C语言部分,同时借助网络接口芯片ENC28J60与管理节点进行通信,从而完成一个受控节点的设计。开展基于fpga平台的Powerlink通信协议研究与设计,能够为后续开发基于Powerlink协议的智能型测量和控制仪表做好技术储备,实现与原有系统的综合集成。联合调试结果表明,该Powerlink受控节点的实时性、确定性优势明显。

摘要：为扩展fpga在无线通信和图像处理方面的应用,设计了一个基于上位机、Marvell8801 WiFi模块、fpga开发板和HDMI显示器的图片WiFi传输与显示系统。本文首先介绍了系统的功能结构,然后介绍系统的主要模块。最后通过功能测试,表明本系统的可行性。

摘要：阐述了音频解码器的基本模式和AMR-WB+解码系统总体框架以及解码流程,实现了AMR-WB+解码算法。文章还应用了fpga开发套件EDK开发工具包,提出了基于fpga平台的解码器结构设计。进行了在fpga平台上完成解码器关键算法移植,并就在移植过程中出现的特殊情况进行针对性解决。

摘要：贪吃蛇游戏是一个简单而大众的游戏,它因操作简单、娱乐性强而广受欢迎。本论文以贪吃蛇游戏的开发为例,着重阐述了基于fpga平台的游戏开发技术和方法,为后续基于fpga平台的游戏开发打下良好的基础。整个游戏的开发基于fpga硬件平台和Quartus II开发环境,游戏的开发中贯穿IP重用的思想,借鉴并重用了已经成熟的VGA显示模块和PS2键盘模块,专注于游戏的核心算法部分的实现。

摘要：当前解码器同步触发信号在调制过程中容易受到噪声影响造成信号失真,导致解码后的图像细节模糊;为了增强图像清晰度,提出面向图像高清传输的解码器同步触发信号调制技术;在设计的fpga平台中,采用并发控制机制确保SRAM存储模块多任务访问时避免数据冲突与不一致;并结合电力载波模块和PLC网络传输器保证系统的同步性与一致性;基于16×16并行累加器输出对SRAM进行寻址,并通过同相与正交频率运算获取基带信号;同时结合DDS数字合成理论实现符号速率自由控制,在此基础上,使用5通道解码器同步触发信号调制将传输信息位映射成同步传输序列,并通过施加振荡电流,并利用数据拟合辨识方法构建传递函数,调整调制信号以改善传输中的畸变与衰减,由此完成信号调制;实验结果表明,该技术对BPSK、QPSK、FSK信号的调制误差分别为1 dB、1 dB、2 dB,对图像解码效果的影响较低,能够获得细节清晰的高清图像。

摘要：SRIO接口基于串行包交换协议,包含SRIO接口的高性能处理器已广泛应用于航空嵌入式系统中,SRIO高速接口功能与性能的验证是整个系统设计的关键,设计可靠完备的验证平台对芯片SRIO接口的验证至关重要。文中基于对Rapid IO协议的理解,基于一款So C芯片设计并搭建了fpga验证平台,策划fpga功能验证点,完成对SRIO核的验证。基于文中的验证平台可完成SRIO接口不同线速率,不同线宽,以及SRIO不同包类型的覆盖验证,测试内容已覆盖SRIO协议中规定的内容。

摘要：设计了一种基于fpga的验证平台及有效的SoC验证方法,介绍了此fpga验证软硬件平台及软硬件协同验证架构,讨论和分析了利用fpga软硬件协同系统验证SoC系统的过程和方法。利用此软硬件协同验证技术方法,验证了SoC系统、DSP指令、硬件IP等。实验证明,此fpga验证平台能够验证SoC设计,提高了设计效率。

摘要：针对传统总线PCI存在的问题,提出异步FIFO存储转发模式的串行RapidIO-PCI转接桥方案,介绍RapidIO高速总线的体系结构及其性能优势,根据PCI和RapidIO协议,给出转接桥关键部分结构的设计,并在fpga上的进行验证与实现。实验结果表明,该方案是有效的。

摘要：根据2013年颁布的中国数字音频广播(CDR)中LDPC码的校验矩阵结构特点,提出一种基于生成矩阵的编码方法.该方法将生成矩阵转化为块准循环结构,并行化处理编码算法的行与列操作;采用存储器调用的控制策略,实现CDR标准中四种码率编码,提高了硬件资源的利用率.在Xilinx公司的fpga平台上进行该编码器的设计,联合Model Sim和Matlab软件进行验证.结果表明,该设计方法具有资源占用较少、功耗低、编码准确率高等特点,其吞吐量约为400 Mbit,达到了CDR标准的LDPC编码要求.

摘要：大数乘法是公钥加密系统中最为核心的模块,同时,也是RSA、全同态等加密方案里最耗时的模块,因此,快速实现大数乘法是急需解决的问题。64K点有限域NTT作为大数乘法器的关键组件,文中采用并行架构实现NTT的运算,运算中基本采用加法和移位操作,以保证实现大量的并行处理,提高了处理速度。该组件在Stratix-V fpga上得到了实现,工作在123.78 MHz频率下,运行结果表明,在fpga上的效率是CPU上运行速度的60倍。运行结果与GMP运算库进行比较,验证了有限域64K点NTT算法的正确性。