摘要：SystemVerilog是专用于fpga验证的语言,它的约束随机机制是支持fpga随机测试的关键。然而,SystemVerilog语言仅提供了对整数类型的约束随机机制,这大大限制了需要使用浮点数随机激励的验证。文中设计了一种基于SystemVerilog的浮点数约束生成器,它通过转换机制,实现对浮点数的约束随机生成,从而将SystemVerilog的约束随机机制扩大到浮点数据类型,有效扩大了SystemVerilog约束随机验证的支持范围。

摘要：本文介绍了一种EFM/EFM +解调器的设计和实现 .该解调器用于DVD光盘伺服控制 ,对读入的CD和DVD数据分别实现 14 - 8和 16 - 8解调 .文中通过对其工作原理和实际应用的分析 ,给出其最终实现方案 .并用Verilog硬件描述语言完成整个解调器的设计工作 .功能仿真和fpga验证表明 ,设计成功 .

摘要：介绍了基于IEEE1149.1 JTAG协议的DSP处理器嵌入式调试接口的设计。从该接口的整体结构框图到详细设计,进行了详细的阐述。该接口成功地应用于32bits DSP处理器MD32中,通过了fpga验证和仿真验证,证明了其设计的正确性,具有很好的参考价值。

摘要：针对目前数字音频广播(DAB)收音机中DSP软件AAC+解码器功耗大的问题,该文提出了低功耗AAC LC解码器的ASIC设计,以极低的硬件代价完成了最基本的DAB+节目解码,加入DAB解码芯片后巧妙地实现了DAB+和DAB两种不同标准的兼容。该文设计优化了反量化与IMDCT算法,使用了分时工作法,从而实现了低功耗。该设计的系统时钟为16.384 MHz,采用0.18μm CMOS工艺,功耗约为6.5 mW,并与DAB信道解码结合,通过了fpga开发板上的实时验证,且完成了芯片的版图设计,芯片面积为14 mm2。

摘要：通过分析目前消化道无线内窥镜的发展状况,提出了一种全新的双向、数字化的微型无线内窥镜系统方案设计,该系统具有实时观察病人图像、全消化道检查以及提供三维深度图像数据等功能,并对方案中各硬件模块及其关键技术进行了详细的论述,设计了该系统的fpga验证环境,验证了整个方案的正确性。系统胶囊内的数模混合芯片已采用0.18μm CMOS工艺流片。

摘要：设计了一种基于先进外设接口(APB)总线的单线数字接口(OWI),APB总线可以配置接口参数并读取接口的状态、数据信息,有着较强的灵活性与可监测性。该接口通过一根公用的数据线实现主机与一个或多个从器件之间的半双工双向通信。相比于其他通信接口,线路简单,节约了I/O口资源,降低了硬件成本。本文基于单线传输协议,对数据传输时序以及状态机进行了设计,通过寄存器转换级(RTL)仿真与可编程阵列逻辑(fpga)验证,结果显示数据可以稳定正确地通过单线接口进行传输,数据传输速率可达100 kHz。

摘要：针对传统SATA控制器接口单一且无法充分发挥固态盘性能的问题,设计了一款基于PCIE转SATA多通道高速存储电路。充分利用PCIE总线高带宽低延时特性,并遵循AHCI协议,大幅缩短硬盘无用的寻道次数和数据查找时间,提高固态盘的读写性能,同时本设计可支持4路SATA通道,具有良好的可拓展性。设计结合PCIE和SATA协议特点,介绍了PCIE转SATA高速存储电路的系统架构,详细阐述了基于AHCI协议的数据流传输过程。最后基于fpga原型验证对电路进行测试,电路的单盘读写速率分别为562 MB/s和527 MB/s,相比传统SATA控制器的读写性能具有较大提升,测试结果表明设计的PCIE转SATA高速存储电路读写性能优异,且具备良好的稳定性和可拓展性。

摘要：根据通信卫星有效载荷数据传输总线协议及其工作原理,提出了一种总线终端IP(intellectual property)核的设计及验证方法,该IP核由总线接口模块、时钟分频模块、协议处理模块、数据采集模块等组成,其设计和研制具有自主知识产权。该IP核完成了模块仿真验证、芯片系统仿真验证和fpga(field programmable gate array)验证并已流片成功,验证结果表明:该IP核设计功能全面、资源占用少、可靠性高,可应用于通信卫星地检验证设备或者直接应用于卫星有效载荷设备中,支持通信卫星有效载荷数据传输总线的测试。

摘要：分析计算机系统结构的模拟及验证,提出一种基于fpga的8位SoC微体系结构设计方法,阐述如何逐渐过渡到算术逻辑运算部件、存储器的设计,最后完成复杂的8位CPU及SoC系统的设计实现,说明从简单到复杂、从功能模块到系统综合的逐层递进的启发式教学方法,介绍该教学方法的实施过程并说明教学效果。

摘要：随着技术的进步,SoC(System-on-Chip)已经成为一种发展趋势,这对在fpga上进行功能验证提出了更高的要求。而fpga容量的增长速度远落后于ASIC芯片规模的增长速度,因此构建多fpga系统成为唯一可行的解决方案。信号完整性使多fpga设计面临严峻挑战,通过HyperLynx仿真可以发现设计中的问题,对设计进行指导,保证了设计的成功,并有助于提高系统的性能。