摘要：大功率牵引传动系统具有低开关频率的特点,在列车运行全速域范围内,牵引逆变器广泛采用多模式调制算法。该文给出了一种基于特定次谐波消除脉宽调制(SHEPWM)的多模式调制算法,并加入切换控制算法以保证不同模式之间平滑切换。然后,给出该算法基于现场可编程逻辑门阵列(fpga)的详细设计方案,分析顶层设计逻辑和通信方法。最后,搭建基于DSP(TMS320F28335)+fpga(SPARTAN XC3S400)为控制器的RT-LAB半实物实验平台,对该多模式调制算法进行了半实物实验研究,并给出多模式调制算法的fpga实现设计方案。半实物实验结果验证了该算法的正确性和fpga设计方案的可行性。

摘要：基于软件实现的入侵检测技术在高速网应用中容易引起瓶颈,根据入侵检测的应用特点,提出了一种关键字长度可变、内容可重置的并行模式匹配硬件实现方法,详细论述了用fpga设计实现了这种方法的技术途径,通过一个设计实例仿真分析表明,这种硬件模式匹配技术设计灵活方便,匹配速度快,资源利用率较高,在高速网络应用领域具有较高的实用价值。

摘要：现场可编程门阵列fpga(Field Programmable GateArray)是新一代可编程ASIC器件,它综合了分立器件和大规模集成芯片的优点,在数字电路设计中应用极其广泛。在超声温度测量系统中,应用数字移相技术,结合现场可编程门阵列器件(fpga)设计了一个高速计数器,实现燃烧气体温度的快速、准确测量。

摘要：本文针对多媒体传感器网络的典型应用智能家居系统,抽象出系统模型.为使网内多媒体数据方便快捷地提供给用户,设计了支持连接外部多种异构网络的网关.网关在接入PSTN网络的设计中,我们采用HDLC(高级数据链路控制)协议以确保数据信息的可靠互通,并基于fpga技术设计和实现了HDLC控制协议.进而,为了提高HDLC芯片的处理效率,接收缓存设计为一个多Block FIFO模式,支持多个Block的并行读写.本文设计的多Block接收缓存,包括独立BRAM和共享BRAM两种方式,旨在适应多种需求,并有效减少对CPU的中断.最后,我们通过Model-sim对基于fpga的HDLC芯片进行仿真,验证读写控制、收发、时隙、中断等功能,并且在实际测试板上运行测试通过.

摘要：为实现分布式系统高效数据传输和控制实时性要求,提出一种应用于集散控制系统的实时、高效通信架构(控制系统内部扩展总线),并且具体地给出总线接口的软硬件设计方法及总线协议的设计方法.通信架构主要由可编程逻辑阵列(fpga)、复杂可编程逻辑器件(CPLD)及ARM7嵌入式微处理器构成,在保证总线高速传输特性的基础上,实现了目标模块无冲击热插拔.在总线接口上,采用双通道和并行通信设计以提高系统的传输效率,采用通道间热冗余设计以提高总线传输的可靠性;在总线结构上,采用高效的二级缓冲和电气扩展以提高系统的可扩展性和柔性.该架构方案在控制系统原理样机上得到应用验证,结果表明具有良好的实时性和可靠性.

摘要：为研制高性能的全数字交流伺服驱动系统,设计了基于fpga的单芯片伺服控制方案.采用现代EDA设计方法,使用Verilog硬件描述语言构建了永磁同步电动机矢量控制系统的坐标变换、空间矢量脉宽调制(SVPWM)、电流环、速度环以及串行通讯等电机控制模块的硬件逻辑电路,并进行了仿真验证,最后在Xilinx3S400 fpga中实现了永磁同步电动机转子磁场定向控制.仿真和实验结果表明,系统具有很好的机械特性、力矩特性和动态性能,从而验证了使用fpga设计高性能的全数字单芯片交流伺服驱动系统具有较高的可行性.

摘要：在基于现场可编程门阵列(fpga)的反应堆控制保护系统设计中,针对各种电子设备的电磁干扰,通过在硬件设计中采用信号隔离、消噪、消激和阈值调节电路等抗干扰措施,并利用软件提高抗干扰能力,实现了电磁兼容性设计,为反应堆控制保护系统提供了较强的抗电磁干扰能力,确保了反应堆的安全、可靠和稳定运行。

摘要：针对传统的Smith-Waterman硬件算法加速器未保存回溯路径而无法回溯的问题,通过将计算路径存入外存,在fpga平台上基于脉动阵列实现了带回溯的Smith-Waterman算法加速器,详细阐述了算法加速器回溯设计中的关键技术以及算法加速器的系统结构。实验表明,与传统的解决方案相比,带回溯的算法加速器最高可获得161倍加速比,能够有效提高带回溯的Smith-Waterman算法执行效率。

摘要：在介绍全帧型面阵CCD的结构和特点的基础上,分析了该类型CCD的驱动信号和时序,并针对CCD442A型CCD设计出了一种基于现场可编程门阵列(fpga)的全帧型面阵CCD驱动时序。采用集成开发环境和自上而下的模块化设计方法,实现了硬件设计的软件化,提高了开发效率。

摘要：本文在fpga时钟网络(Clock Distributed Network,CDN)关键结构尺寸的参数化建模基础上,提出一种针对全定制fpga CDN的设计和优化方法.本文所建立的参数化模型将结构尺寸分为拓扑结构和电路与互连两类,分别给出了这两类尺寸参数的设计原则.在标准CMOS 0.13μm工艺下,对H树型、鱼骨型以及混合型三种类型时钟网络设计了2组结构参数,分别代表优化前和优化后,对比分析延时、偏斜、功耗和面积等性能参数.实验结果显示:混合型结构在绝对延时和时钟偏斜上减小最多,分别达到20.89%和63.20%;鱼骨型结构的面积减小达到50.14%;H树型结构的绝对延时和功耗则均降低了7.37%和8.33%.以上结果充分证明了本文所提设计优化方法的有效性.