摘要：设计并实现了一种基于gardner算法的通用位同步器,并对gardner算法结构进行了改进,以满足软件无线电通用解调器的要求,即对较宽速率范围的基带码元都能实现位同步。对该位同步器进行仿真、实际测试和分析,结果证明了该方法的正确性。

摘要：采用gardner算法,对QPSK调制解调系统中的位同步系统进行设计与实现,大大提高了系统性能和资源利用率。重点阐述采用FPGA开发环境System Generator系统设计工具进行位同步设计与实现的方法,并在Lyrtech SFFSDR DP(Lyrtech小型软件无线电开发平台)上进行硬件协同仿真与验证,同时给出了相应的仿真波形。仿真结果在软件无线电技术及应用方面有着重要的理论研究价值,在开发设计上可大幅度地缩短开发周期,节约成本。

摘要：提出了一种用于数字通信接受端TED(Timing Error Detector)模块的算法,它是基于已被广泛使用的gardner算法的一种改进算法,改进后的算法解决了gardner算法受载波偏差影响的问题。发现了载波偏差对gardner算法的影响随载波偏差的增加呈周期性变化的特性。改进的原理是根据这个特性,把载波偏差搬移到对TED模块影响最小的周期区间内,这样可以在不求出载波偏差具体值的情况下消除载波偏差对TED模块的影响。仿真表明,按照以最佳采样点附近gardner表达式的斜率代表精确度这个标准,改进后的算法提高精确度30%～93%。

摘要：针对短时突发通信存在捕获时间长、算法复杂度高、资源开销大等问题,文中设计了一种高精度同步方案。该方案自定义收发双方帧结构,采用独特码差分匹配算法实现信号检测和帧同步,并采用基于导频累积量的前向估计算法实现频偏估计和校正。为兼顾频偏估计精度和算法复杂度,对独特码采用滑动相关算法实现初始相位捕获,使系统结构紧凑,更加适合FPGA硬件实现。理论分析和软件仿真表明,该方案在低信噪比和高动态范围条件下具有较好的接收性能,频率估计精度能够达到符号速率的万分之一。文中同时进行了硬件协同仿真与验证,并给出了相应的仿真波形。

摘要：低轨小卫星在进行相干激光通信时,需要实时解决发射端与相干光接收机之间存在的时钟偏差问题。分析了时钟偏差对相干光接收机性能的影响,设计了一种基于gardner算法的并行化时钟恢复反馈环路来对时钟的偏差进行纠正,对各组成部分的原理进行了说明,并在现场可编程逻辑门阵列FPGA上实现了该算法,将5 GSa/s的采样信号在FPGA中以156.25 MHz主频,分为并行32路完成时钟同步处理,且实时时钟同步算法仅占用FPGA的590个自适应逻辑块和4个乘法器单元。同时,采用自研的集成化相干光通信模块,演示了10 Gb/s偏振复用正交相移键控PM-QPSK相干光通信系统实验。实验结果证明该方案能稳定地补偿本地采样时钟的频率和相位偏移带来的采样定时误差。以7%开销硬判决前向纠错码HD-FEC(Hard Decision Forward Error Correction)为门限,系统的灵敏度优于–51 dBm。

摘要：论文提出一种DVB-C基带芯片中全数字时钟恢复电路的解决方案。环路为反馈结构,包括插值器、时钟误差检测和环路滤波器三个部分。A/D提供4倍符号率以上的采样率,误差检测采用gardner算法,并做线性插值。通过调节环路滤波器的增益减小时钟误差抖动,同时提出一种判断环路锁定的检测方法。仿真结果表明,环路能够捕获400ppm的时钟频率误差,支持16-、32-、64-、128-、256-QAM调制方式,提供稳定收敛和优异的性能。

摘要：在基于软件无线电数字接收机技术的研究中,定时同步是一项关键技术。文中设计的定时同步结构采用了基于Farrow结构的内插滤波器,同时以改进的gardner定时误差计算方法提取采样相位误差,该方法对载波相位不敏感,可先独立于载波同步单独使用,适用于高阶QAM信号的定时同步。以128 QAM为例,对整个系统进行了仿真验证,并且在FPGA平台上实现了该算法,收到良好的效果,具有很好的通用性和可移植性。

摘要：描述了以8-ASK作为调制方式的ATSC全数字接收机解调中定时同步问题的解决方法:通过采用基于Farrow结构的sinc()响应FIR,gardner算法的定时误差检测方法,实现了符号同步。Matlab仿真表明,gardner算法适用于ATSC接收机的符号同步设计。

摘要：模拟下变频或基于多相滤波的数字正交变换都可能会在I路和Q路之间引入一个固定的分数倍采样点的延时,提出一种分数延时校正和符号定时同步相结合的方案,使两种误差在同一个环路中得到解决,符号定时同步环路采用Gadner时钟误差鉴相算法和拉格朗日内插算法,方案在1 024QAM解调系统中验证成功。

摘要：讨论了全数字接收机中同步算法的设计与实现,给出了基于gardner反馈环路的定时同步算法和基于数字Costas环的载波相位补偿算法的定点实现方案,并在Altera公司的DSP Builder上实现了该算法.计算机仿真和FPGA(Field Programmable Gate Array)实现都验证了其有效性,测试结果表明,该系统信噪比恶化小于1.5dB,时钟捕捉带大于±1%,载波频差捕捉带大于±4%.