摘要：高性能计算需求的发展对微处理器性能提出了更高要求,随着多核架构成为提高其性能的主要途径,高性能微处理器研制面临着越来越严重的"存储墙"问题[1~3]。高带宽存储器(High-Bandwidth Memory,hbm)作为一种新型的存储解决方案可以提供更高的访存带宽。论文搭建了hbm测试平台,对hbm读写带宽进行测试;并根据自主设计多核数字信号处理器X-DSP的仿真模拟平台,使用AlexNet、VGG16、GEMM等程序对基于hbm和DDR3的X-DSP进行了性能评估,为新一代高性能微处理器的研制提供了技术支持。

摘要：深亚微米CMOS电路具有器件特征尺寸小、复杂度高、面积大、数模混合等特点,电路全芯片ESD设计已经成为设计师面临的一个新的挑战。多电源CMOS电路全芯片ESD技术研究依据工艺、器件、电路三个层次进行,对芯片ESD设计关键点进行详细分析,制定了全芯片ESD设计方案与系统架构,该方案采用SMIC0.35μm 2P4M Polycide混合信号CMOS工艺流片验证,结果为电路hbm ESD等级达到4 500 V,表明该全芯片ESD方案具有良好的ESD防护能力。

摘要：在永磁交流同步电动机的某些应用场合,如数控机床、加工中心及航天航空工程等,要求电动机能够在低速时输出较大的转矩且能平稳运行,电动机的低速平稳性直接影响因素是转矩波动。导致转矩波动的因素较多,既和电动机本体设计、电动机结构和加工工艺有关,也与运行方式有关,甚至还有驱动控制器方面的因素。因此在研发测试过程中该参数有测试的必要性。根据在广州数控设备有限公司的实际应用,对所构建的这种永磁伺服电动机转矩波动测试装置进行了详细论述。通过实际应用,验证了该套装置的测试数据与理论设计值基本一致,系统地阐述了所述测试装置的实用性与可行性。

摘要：hbm存储器由于超高的存储带宽在大数据、智能计算等领域具有广阔的应用前景。支持超细线宽的硅转接板是实现存储器与芯片间hbm信号互连的主要载体,从hbm1.0到hbm2E,信号速率达到3.2 Gbps,信号完整性问题不容忽视。从hbm颗粒管脚阵列结构出发,分析信号布线和线宽间距极值。建立2层信号线传输模型,提炼频域阻抗分析方法和总串扰计算方法,从频域角度分析结构参数对电性能传输参数的影响,并从时域进行验证。结果显示:hbm信号线宽间距和应小于6.8μm;在应用频点范围内,远硅层信号线阻抗比近硅层信号线阻抗高6~8Ω,3μm线宽的阻抗值更接近于50Ω;线宽和线长是插入损耗敏感参数,间距和布线层对损耗影响较小。针对低频区的固有损耗,线宽影响占主导,针对高频区线损耗,线长影响较大。间距是串扰敏感因素,但受空间限制,间距优化有限,引入地屏蔽线是有效的解决办法。

摘要：随着摩尔定律的放缓,通过制程微缩来提高芯片性能越来越难,基于芯粒集成的先进封装方案的重要性随之日益显现。尤其是在一些高算力芯片产品的设计上,采用芯粒集成已逐渐成为设计者们一个绕不开的性能提高手段。在2.5D先进封装方案中,CoWoS-S(chip on wafer on substrate)封装因其高带宽、低延迟及丰富的成功量产案例而被广泛应用于片上系统芯片(SoC-system on chip)与高带宽内存(hbm-high bandwidth memory)的互连。然而,在CoWoS-S技术的硅中介层设计过程中,设计人员将面临严苛的信号完整性与电源完整性的综合挑战。为了解决这些挑战,Cadence作为EDA领域的创新者和领导者,开发了完整的EDA解决方案,以协助设计人员完成硅中介层的设计及签核任务。本文将介绍如何利用Cadence EDA解决方案来高效率地实现CoWoS-S硅中介层的设计与签核,内容聚焦于大电流区域的电源完整性设计以及hbm互连区域的信号完整性设计。

摘要：针对循环神经网络的算法性能受带宽限制问题,设计了基于hbm存储器的循环神经网络加速SoC,可通用的支持RNN及其变体的推理过程.首先比较RNN及其变体结构,分析算法计算需求和存储带宽需求.然后,提出基于hbm的高带宽加速器设计,将其部署在VCU128开发板上.最后采用Roofline模型分析方法,提高带宽和计算密度,测试DeepSpeech2和GNMT算法的推理平均性能分别为61.74 GFLOPs/sec,20 GFLOPs/sec.对比基于DDR存储器的设计,性能提高3.68倍.对比其他基于FPGA循环神经网络加速的浮点32位设计,性能提高8.5倍.该设计提出了针对3D高带宽存储器的数据调用方法,并能适应不同的循环神经网络应用.

摘要：随着AI、5G、超大规模存储的云服务,高性能显卡以及高端服务器的应用,传统2D封装技术已经不能满足相关设计与性能需求,在市场需求驱动下2.5D封装技术解决方案在满足产品对高带宽、低功耗、高集成度的需求方面的优势得到凸显与认可,尤其在高端hbm显卡方面的应用。由于2.5D封装技术的工艺复杂,数据量以及仿真建模难度比较大,导致芯片的封装设计与加工成本相比于传统2D芯片会高很多,因此目前绝大部分的2.5D封装技术都只能在高端芯片领域使用[2]。伴随着越来越多的芯片设计公司加入到2.5D封装设计的浪潮中,工艺迭代加速使得工艺成熟度越来越高,成本也在逐步降低,相信随着工艺技术的进一步成熟与完善,2.5D设计技术将会迎来快速增长。本文主要针对2.5D封装工艺对封装系统SI性能进行仿真和评估,制定相关设计规范,为封装设计提供参考与指导。

摘要：一台hbm卧式镗铣床设计了特别长的Z轴行程，而且采用柔性加工，这些特点帮助EWECO公司扩大了在泥浆泵市场的销售。

摘要：针对采用GG-NMOS结构ESD保护电路的IC芯片在实际应用中出现ESD失效现象,在不额外增加版图面积的情况下通过引入栅耦合技术对现有的ESD保护结构进行改进,并达到了预期效果.实验结果显示其性能达到了人体放电模式的2级标准(hbm:3000V),机器模式3级标准(MM:400V).