T=题名(书名、题名),A=作者(责任者),K=主题词,P=出版物名称,PU=出版社名称,O=机构(作者单位、学位授予单位、专利申请人),L=中图分类号,C=学科分类号,U=全部字段,Y=年(出版发行年、学位年度、标准发布年)
AND代表“并且”;OR代表“或者”;NOT代表“不包含”;(注意必须大写,运算符两边需空一格)
范例一:(K=图书馆学 OR K=情报学) AND A=范并思 AND Y=1982-2016
范例二:P=计算机应用与软件 AND (U=C++ OR U=Basic) NOT K=Visual AND Y=2011-2016
摘要:半导体工艺的快速进展使ASIC设计中高额的NRE和严峻的TTM要求成为急需解决的难题.如何提高ASIC设计的快捷性和灵活性成为业界关注的热点之一.基于对结构化ASIC的结构特点和发展态势分析,剖析了Altera公司的hardcopy Ⅱ系列结构化ASIC的架构特色、设计思路和前后端设计特点,结合在SOPC等方面的应用分析了hardcopy Ⅱ结构化ASIC的领域拓展和市场前景.
摘要:目前,气象雷达开始运用相控阵体质,需要24小时开机,所以对控制系统可靠性要求高,同时相控阵雷达控制系统功能复杂,需要专用芯片进行控制。为了达到控制高效、低成本和小型化的目标,在此介绍一种基于hardcopy技术的控制芯片的设计方案。该设计的原型芯片可用于控制系统实际应用中,可大大缩减芯片成本,提高系统运行速度。
摘要:本文以Altera公司结构化ASIC解决方案hardcopy为例,对结构化ASIC的市场和发展趋势进行了分析,同时对结构化ASIC的技术、设计流程和优势进行了详细的分析。
摘要:采用EDA技术设计了一个在FPGA芯片上实现的数字时钟,它可以显示年、月、日、时、分、秒、星期,并且可以设定闹钟和整点报时。数字时钟的输入设备是一个4×4的编码键盘,输出设备是用于显示的15个七段数码管、若干LED指示灯及蜂鸣器,数字时钟的内部功能模块可以分为三个部分:综合计时电路、显示控制电路、调整控制电路。其中综合计时电路用于完成各种计时功能,显示控制电路用于完成计时结果的显示,调整控制电路用于调整计时系统的有关参数。
摘要:高端系统如通信、广播、军事、计算机存储等,对带宽的要求越来越高,人们希望在不改变引脚的情况下,以相同甚至更低的功耗来实现更大的带宽,而成本要求越低越好,至少在目前,摩尔定律还是能够推动和支持这一需求的方法。不久前,Altera正式发布了他们的下一代28nm Stratix V FPGA,这也是目前拥有最高带宽的FPGA。
摘要:Altera公司在即将推出的采用先进28nm工艺制程的FPGA中采用创新技术,集成嵌入式hardcopy模块;部分重新配置新方法以及嵌入28Gbps收发器,这些创新技术大大超越了摩尔定律本身所带来的益处,极大的提高下一代Altera FPGA的密度和I/O性能,并进一步巩固相对十ASICSNASSP的竞争优势。
地址:宁波市钱湖南路8号浙江万里学院(315100)
Tel:0574-88222222
招生:0574-88222065 88222066
Email:yzb@zwu.edu.cn