摘要：设计理性是对产品设计过程的解释和记录,是一类重要的设计知识,其内容和表示对于有效支持设计知识的检索和重用起着关键作用.针对设计知识检索和重用的需要,提出一种基于本体的扩展的设计理性表示模型.通过分析需要检索和重用的设计知识,给出以ibis表示为基础,结合FBS模型、产品层次模型和产品需求的设计理性扩展表示;并据此构建设计理性本体以及相关的语义规则,以有效地支持基于语义的设计知识的检索和重用.实验结果表明,文中模型具有良好的表达能力和可用性.

摘要：ibis酒店于2019年在萨拉热窝(Sarajevo)开业,旨在吸引更多前往波斯尼亚和黑塞哥维的旅客。除了异国情调文化与城市的美景,经历巴尔干惨战后的重生,也是萨拉热窝的魅力所在。MIXD设计工作室结合萨拉热窝(Sarajevo)的城市特色,把1984年冬奥会的精神选用为这座酒店的主题,体现萨拉热窝居民极大的怀旧情怀。

摘要：针对高速电路设计中ibis模型仿真精度较差问题,将时域有限差分算法与ibis模型相结合。通过实验对高速PCB设计中常见的结构(完整接地面、狭缝和过孔)进行了信号完整性分析,结合时域有限差分法改进的波形、speed2000仿真波形与实际测量的波形三者之间的比较,结果表明该修正算法可以显著提高仿真模型的准确度,达到提高设计成功率,缩短研发周期,降低成本的功效。

摘要：随着高速电路快速发展,板级信号完整性问题越来越突出。针对高速数字电路反射与串扰问题,本文分析产生问题原因,并提出相应改善措施。最后,借助Cadence工具及ibis模型对核电数字化保护系统控制卡关键通信网络进行仿真分析,验证方法的合理性。结果表明:合理的并联端接匹配能有效解决反射问题,恰当的地线隔离和线间距调整能有效降低串扰影响,对指导PCB设计具有积极的现实意义。

摘要：在芯片设计时,我们经常通过HSIPCE仿真来完成验证开发工作。HSIPCE模型是晶体管级模型,在系统级信号完整性仿真应用中有很大的局限性:仿真耗时长,易泄露产品秘密,不利于知识产权保护。当前,在系统级信号完整性仿真中,ibis模型被广泛使用,能被主流的软件接受并应用于仿真工作。因此,我们需进行器件的ibis模型建模,并将ibis模型提供给用户。本文主要介绍ibis模型及模型的创建方法与模型的验证。

摘要：该文设计高速雷达回波存储系统,针对在系统设计过程中可能出现的影响信号传输完整性的诸多因素进行分析,并做出多种预防性措施。从主要器件选型、PCB板布局布线、叠层设计以及在PCB板设计制造中结合ibis模型与Cadence仿真软件对所遇到的差分对的反射问题进行分析与研究。在重点分析差分传输线理论的基础上选取高速接口处的1组差分对提取拓扑结构,并对其在进行端接匹配前后接收的信号进行分析及眼图仿真。实验结果表明:采用ESD芯片进行端接处理后所接收的眼图波形变得整齐,抖动与尖峰明显减少。目前采取的措施可以确保实际存储设备工作的可靠性,为工程实践提供有益的借鉴。

摘要：随着PCB设计越来越复杂,设计周期越来越短,信号完整性仿真分析正变得越来越重要。本文简介了信号完整性针对的基本问题,介绍了基于信号完整性仿真分析的高速PCB设计方法,并结合一个高速PCB设计案例,给出仿真分析的流程和分析结果。

摘要：高速电路设计对PCB设计者提出了新的要求和挑战，高速电路中的信号完整性问题变得越来越突出，传统的设计方法已经不能适应，利用ibis模型进行信号完整性分析正是为了迎接这种挑战而提出的新方法。介绍了ibis模型的构成要素、基本的建模原理，以及利用ibis模型进行信号完整性分析及其在高速电路设计中的应用，最后用一个实例讲述了分析的具体步骤和过程。

摘要：介绍了高速PCB设计中的信号完整性概念以及破坏信号完整性的原因,从理论和计算的层面上分析了高速电路设计中反射和串扰的形成原因,并介绍了ibis仿真。

摘要：分析稳定的高相干点的干涉相位,能够评估大气影响并进行一定的补偿。本文基于ibis系统并利用不同的比例改正模型进行校正,通过实测项目验证了该方法的有效性,说明了不同模型的优势和不足,为不同情况下的大气改正提供参考。