摘要：集成电路(ic)设计面临逆向工程的攻击,核心专利(IP)和算法被盗用,硬件安全受到威胁。该文提出一种电路伪装方法LPerturb,通过对其局部电路逻辑的扰动,实现ic电路的保护。对电路进行最大独立锥划分(MFFCs),选取被伪装的最大子电路,确保输出逻辑扰动的局部性。针对要扰动锥结点逻辑,从锥中选择被替换的逻辑单元,以最小化代价对进行局部电路逻辑扰动。用多值伪装电路对扰动的逻辑值进行混淆保护,恢复相应的电路逻辑。实验结果表明,该方法能够稳定生成保护电路,具有较好的输出扰动性,能有效抵御SAT去伪装攻击,面积额外开销较小,时延影响可以忽略。

摘要：针对现有的基于最小项的伪装算法不能稳定地生成最小项扰动电路,而且不能控制指定逻辑,使得该技术难以在实际电路中使用的问题,提出了一种最小项扰动算法,通过引入原始输入信号并缩小受逻辑门影响的最小范围,快速找到单个最小项扰动.同时,可以任意设计特定逻辑:特定输出、特定门和特定最小项.首先,将多输出电路分成多个单输出电路并指定任何输出;然后可以指定电路的任何门,并使用敏化和FAN技术获得所有扰动的最小项;最后,导入原始信号确定伪装电路中的唯一扰动最小项.该算法可用于设计只能被特定电路使用的电路模块.在ISCAS’89基准电路和OpenSPARC微处理器控制器进行测试,该算法可以在2 s内确定特定电路的最小项,正确率超过80%.证明文中最小项扰动算法可以灵活、高效地选择最小项进行修改,并且保证修改成功.