摘要：概要介绍NIOS Ⅱ处理器,详述NIOS Ⅱ处理器中定制指令的硬件实现和软件接口。并结合实例说明在进行SOPC设计时,可以把强实时软件算法或费时的软件计算作为定制指令,加入到NIOS Ⅱ处理器指令集中,提高系统性能。

摘要：基于SOPC技术的系统设计具有极大的灵活性,因而在许多电子设计中被广泛的采用,本文设计了一款基于Nios ii嵌入式处理器的音频播放器,详细介绍了音频播放器在Nios ii处理器上的实现方法,通过实现SD卡、解码芯片——VS1053B等硬件的驱动,最终在FPGA上成功运行。

摘要：超声相控阵检测是通过控制超声波的相位延时实现声束偏转聚焦,继而完成探测被测试件内部缺陷的技术,因此相位延时精度是此技术的关键所在。因现场可编程门阵列(FPGA)芯片具有复杂而强大的时序功能,故系统的设计基于FPGA芯片,利用锁相环的倍频和移相技术,采用同步和等延时设计,最终实现了1ns的阵元发射延时精度。同时,设计使用嵌入式处理器,实现延时时间、激励信号的周期及重复频率的可重配置功能。Modelsim软件的仿真结果,验证了设计的可行性和正确性。

摘要：可编程片上系统（System On a Programmable Chip，SOPC）是Ahera公司提出来的一种灵活、高效的片上系统（System On Chip，SOC）解决方案。它结合了片上系统和现场可编程门阵列（Field Programmable Logic Array，即GA）各自的特点，是—个崭新的、富有生机的嵌入式系统设计技术研究方向。

摘要：Freescale公司的PowerQUiiC ii处理器MPC8280基于G2_LE内核,片外可以连接SDRAM等多种外设,但外同步的设计方法容易造成系统时钟到达处理器与存储器的时间存在延时问题。本文研究了MPC8280与SDRAM之间的读写时序关系,分析了系统在66MHZ和100MHZ时钟条件下的时序约束限制,系统可以通过在PCB板卡上设置蛇形线等方式来解决延时问题,从而确保数据交互的准确性。

摘要：提出了一种等精度数字频率计的SOPC实现方法。该方法的关键是从性能和成本的要求出发配置嵌入式Nios ii软核的微处理器系统,实现了"FPGA+嵌入式微处理器"的无缝结合。频率计各参数测量由FPGA逻辑实现,计算、控制与显示由微处理器系统实现,二者结合完成对频率、周期、占空比、脉宽的测量。测试结果表明,该频率计的测量精度高、稳定性好、成本低、体积小。验证了SOPC实现等精度频率计是一种行之有效的新方法。