摘要：在芯片正常运行过程中,需要对特定的io烧录口进行电平钳制,即保持在高/低电平。为了达到这样的目的,在设计硬件时,需要给烧录口进行上下拉电阻的匹配。从实际中的一个具体项目出发解释了正确使用上下拉电阻对芯片信号的影响和作用。通过查阅相关资料,并结合本次项目试验和经验总结,阐述了上下拉电阻的使用和选择方法,以期能够提高信号稳定性并为硬件设计工程师提供一些帮助或灵感。

摘要：本文提出了一种适用于芯片测试的io复用电路,该电路对不同电压域的io功能信号和测试信号进行区分。当输入io电压高于VDD+|V_(THP)|时,高压检测通路打开,将输入io信号转换为测试控制信号;当输入信号为VDD时,低压检测通路打开,完成芯片正常功能信号的输入。本文采用SMIC 0.18μm BCD工艺对上述电路进行设计和实现,其面积为21μm×36μm,该io复用电路应用于芯片出厂测试时的片上一次可编程电路(OTP)烧写控制中。仿真和测试结果表明,在io输入高电压信号时,io复用电路能够将其有效识别为测试信号,并对OTP进行烧写控制;当io输入VDD电压域信号时,io复用电路能够将其有效识别为功能信号,进行芯片正常的功能控制,证明了本文所提出电路的可行性和有效性。

摘要：基于串行Rapid io 2.0规范,设计了一种用于串行Rapid io接口的差分接收机.该接收机均衡电路的频率补偿点以及补偿强度可调,以满足Rapid io 2.0规范规定的不同传输数据率的传输要求;采用共模稳定与偏移调整电路,以减小工艺和温度对接收机的影响.基于SMIC 40nm CMOS工艺对电路进行设计.仿真结果显示,该差分接收机满足Rapid io 2.0规范,在6.25Gb/s的最大数据率下,平均功耗为1.3mW.

摘要：设计了一种全自动钢筋调直切断机的控制系统。系统选用STC12C5A16S2处理器、调直电机及液压电机等硬件,设计了双电源电路、输入输出抗干扰电路,io分时复用键盘显示电路,通过对编码器Z相的检测来消除累积误差,并通过在线测量调直电机速度,计算出刀时间,提高了切断精度。系统运行性能良好,抗干扰能力强,精度高,该方案对同类产品的设计具有借鉴和指导意见。

摘要：介绍了Xilinx Virtex-4内嵌的高速串行收发器Rocketio的工作原理以及硬件电路设计中的时钟和电源的设计,实现了基于Rocketio硬件电路设计,传输速率为1.6Gb/s,给出了Chip Scope在线测试结果,误码率低于10^(-13)。

摘要：针对Rapid io_2.2协议进行开发,设计并实现了该协议的控制符产生单元。本设计将控制符根据不同的功能字段拆分,采用流水线设计的方法将各个字段内部分别流水产生,最终并行实现。仿真结果表明,本设计在Rapid io_2.2规范下,可以实现正确快速产生控制符的功能,并且能够连续产生不同的控制符。

摘要：PROFINET作为新型总线的代表,为自动化通信领域提供了一个完整的网络解决方案,可以兼容工业以太网和现有的现场总线(如PROFIBUS)技术。本文利用西门子S7-300系列PLC,对PROFINET io控制系统进行设计并对其组态,通过PROFINET io网络集成PROFIBUS-DP系统。针对五层电梯模型,利用PROFINET io技术对现场设备控制的实现方法展开研究,通过模拟五层电梯的工业生产过程,实现了基于PROFINET的多设备控制系统。同时利用WinCC组态软件完成了监控系统的设计开发,能够实时监视现场所有电梯模型的状态,并具备报警功能。通过对电梯模型的成功模拟,为PROFNET技术的推广和普及起到了积极的作用。

摘要：以Virtex-5系列FPGA内嵌的Rocketio收发器模块为平台,分析SATA(串行高级技术附件)协议的物理层功能,把Rocketio收发器的内部结构特点与协议要求相结合,设计了基于Rocketio收发器的SATA物理层电路。

摘要：数据处理与io模块主要完成数据计算、模拟和数字信号的采集与处理等功能。给出一种通用的CPCI数据处理与io模块的设计方案,模块采用满足CPCI总线规范的加固型设计,可以实现主控模块和外设模块的自适应转换。讨论了处理器功能电路设计、io功能电路设计和通用CPCI接口设计,并针对模块功能设计进行验证。

摘要：Mechatrolink Ⅱ经过若干年的发展,目前在国内外已经被广泛应用在工业现场,特别是运动控制行业。而数控系统和工业自动化产品应用场合对基于Mechatrolink Ⅱ总线的io单元需求也与日俱增,设计该单元除了满足本公司产品的配套外,亦可配合行业内相关设备应用。使用JL-052接口芯片和STM32共同实现Mechatrolink Ⅱ总线协议,再配合FPGA实现对输入输出点的控制,从而实现该io单元。