摘要：介绍了DES和3-DES算法的概要,给出了一种电路实现模型,并基于Xilinx公司的FPGA器件设计了ip核,描述了ip核设计中主要模块的设计方法。

摘要：提出了基于ip核的智能化电器系统芯片设计方法。在综合分析智能化电器内容的基础上 ,自行设计了构成微机保护芯片的数据采集、数据处理、保护算法、数据和任务调度等一系列模块。并将其组合实现了完成线路保护的系统芯片设计。通过在FPGA上的硬件仿真和对实际构成的保护单元的实际测试 ,验证了芯片设计的正确性。在现有设计基础上通过ip复用 ,只需改变保护算法模块和重新设置数据与任务调度模块就能设计用于其他电力设备保护的芯片。该芯片和微处理器结合构成了当今比较理想的智能化电器设计硬件平台。

摘要：门控时钟技术一直以来是降低芯片动态功耗的有效方法.文章结合片上系统(SoC)的结构特性和设计特点,分析已有的各种门控时钟技术的优缺点,指出这些缺点是SoC设计中的严重障碍,随后抽象出ip核工作模型,提出了仅用非常简单的逻辑就可以方便应用于ip核的自适应门控时钟技术.这种技术在不影响性能的前提下,可以根据ip核的应用状况自动开关时钟,不但可以降低动态功耗,还可以结合门控电源技术降低漏电功耗.对一款真实SoC中浮点ip核的改造实验表明,在不降低性能的前提下,可以平均降低62.2%的动态功耗,同时理论上平均降低70.9%的漏电功耗.

摘要：基于ip核的技术设计了一种快速数字电平转换电路.采用电压-电流-电压的方式实现不同电压域的电平转换,引入单稳态延时电路和快慢速通道提高电平转换速度和降低静态功耗,并给出了与标准CMOS工艺兼容的扩展漏极高压MOS管的优化设计.仿真结果表明:在将-5^+5 V电压域的数字电平转换成0^+12V的电压域时,其延时可低于10 ns.

摘要：为解决不同的输入视频源在固定分辨率的平板显示器件上无损显示问题,提出一种基于双线性和双三次混合插值的图像缩放算法及其硬件实现方法.基于混合插值算法,完成图像缩放ip核的VLSI设计.该ip核支持多种格式的输入源,无需外部存储器实现高精度的缩放功能,并作为嵌入式ip核在数字视频处理芯片DTV100B中进行功能验证正确.混合插值方法在保持图像细节和清晰度方面优于双线性插值,而在内部存储资源开支上不到双三次插值的1/2.

摘要：针对现代小卫星在姿态控制系统中对运算速度、控制精度等方面提出的更高要求,分析了利用FP-GA来实现卫星姿态PD控制器的可行性,提出用输入使能端及输出标志符号对内部各计算模块进行控制以解决数据同步问题.利用硬件描述语言进行了各模块功能的实现,并最终例化为PD控制器ip核.结果表明该设计只需34个时钟脉冲即可完成姿态控制力矩的计算,控制精度达到10-5量级,速度及精度满足现代小卫星对控制系统的要求.

摘要：设计出一种码长可以变化的RS码译码器ip核电路,可进行RS(15,5)、RS(15,7)、RS(15,9)以及RS(15,11)的译码。译码器电路使用BM迭代译码算法,并在硬件电路中加以改进,使得电路能扩充到编译纠错位数多的复杂RS码。该译码器电路尽可能多地使用可以共享的模块,降低了电路的规模。硬件电路采用V erilogHDL进行描述,并在FPGA上进行了验证,同时给出了硬件电路在逻辑分析仪上得到的结果。

摘要：针对χ-γ剂量仪的应用特点,采用幅度/频率转换(V/F)法,以频率的形式实现模拟信号的远距离传输,提高了仪器的测量精度和抗干扰能力。采用SOPC技术,基于FPGA芯片、内嵌等精度测频模块(EPMM)、MC8051软核等,实现对剂量数据的读取、运算、显示。提高了系统速度、灵敏度、精确度以及设计的灵活性。本文介绍了各电路模块的原理、设计方法、测试仿真及实验结果,验证了本设计方法的优越性。

摘要：介绍了等离子显示器的基本电路系统及寻址显示分离子场驱动方法,设计了一种具有伪轮廓消除功能的PDP信号存储处理ip核,作为PDP信号控制系统的核心部分,它具备通用的外部电路接口,有较强的可移植性和可复用性,稍加改动便可应用于不同类型和不同参数的PDP显示控制,缩短了设计周期。利用VerilogHDL语言中有限状态机和参数化设计思想对ip核进行了描述和设计,并在Xi1inx公司的FPGA器件上实现了ip核的功能验证。

摘要：在Booth算法的基础上,提出了一个适用于多媒体加速单元(Multimedia Accelerator) 的乘法器ip核设计。通过增加一位符号位,本设计支持32×32无符号和有符号乘法。通过一个32×9结合2 bit Booth算法阵列乘法器循环四次加法,完成32bit乘法。前四个时钟周期,每次处理一个9bit乘法,后两个周期分别处理低32 bit和高32 bit加法。我们采用2.5 V, 0.25μm SMIC CMOS工艺,实现乘法器的设计,其中部分积求和部分和ALU单元,Hspice仿真的最大延迟分别为0.64 ns,1.51 ns。