摘要：以CPLD可编程逻辑器件作为主功能芯片,设计了irig-b直流码编码器的总体结构。采用状态机解析GPS码流的时间信息,用VHDL硬件描述语言设计CPLD内部硬件电路,经过编译和仿真得到正确的的irig-b直流码波形。最后,设计并制作了irig-b直流码编码器的硬件电路,得到了结构简单、功耗低、经济廉价的irig-b编码器。

摘要：为了实现靶场时统终端输出irig b标准DC code信号,采用VHDL语言在FPGA逻辑电路中设计了DC code编码器硬件电路,通过QuartusⅡ软件建立工程文件对VHDL语言DC code编码器电路进行编译和仿真,获得了符合irig b标准的DC code信号。经过实践验证,该电路具有实现方法简单、电路稳定性好、精度高的特点,实测同步精度小于1μs。

摘要：本文介绍了变电站常用几种对时方式及其对比，重点介绍了irig—b码对时方式，irig—b码信号先通过MAX487芯片进行电平转换，再利用解码芯片进行解码，最后送入单片机。并介绍了串口中断软件流程。

摘要：简述了某型试验舰时统分系统建设方案。针对某型试验舰时统分系统信号适配器应具有的性能和功能,重点介绍了irig-b时间码的格式和解调方法。综合靶场其他测控装置对时统分系统信号适配器的要求,提出了某型试验舰时统分系统信号适配器设计及实现方法。

摘要：针对实际应用中高精度时间同步的需求,需要设计一种支持多种授时格式的授时服务器,提出了一种基于UM-220T北斗模块、ARM处理器和CPLD的时间统一服务器。该服务器能够实现网络时间协议(NTP)和irig-b码协议。给出了实现过程和测试结果。

摘要：在此设计一款具有多个输入钟源和多个输出接口的同步时间服务器,它采用FPGA实现时间接口,用MCU作为控制器,输入GPS引擎M12T,irig-b,IEEE1588等作为标准时钟源,利用多路选择器得到系统标准时间,通过低频数字锁相环提供同步输出。该系统还可实现irig-b直流码和交流码,利用硬件实现NTP和PTP时间戳及相关的网络时间协议。其中,多路时间选择和基准时间产生及同步用低频数字锁相环和同步时间编码输出是创新之举。系统采用VHDL进行逻辑综合,软件采用C语言进行编程,通过软件仿真和示波器观测以及现场运行表明,系统同步和定时精确可靠,完全达到预期目标。