摘要：本文以Ｇ．７２８语音编码标准为基础，提出一个１５．２ｋｂ／ｓ　ＬＤ－ＣＥＬＰ语音编码算法。通过对波形码书进行重新设计，降低了算法复杂性，同时保持高质合成语音。最后，用双片ＴＭＳ３２０Ｃ３１高速ＤＳＰ系统全双工实时实现了该算法。

摘要：ld-celp可以全面满足16Kbps算法的性能要求,已被广泛应用在会议电视系统、IP电话等领域。基于此规范,采用Verilog HDL硬件描述语言完成RTL级设计,所有编解码结构都由Verilog实现的DSP engine完成,并对最佳码书序号进行了压缩处理,解决了最佳码书序号的比特浪费问题。FPGA实现采用Xilinx公司的XC3S1000芯片。验证结果表明,系统功能完全正确,符合协议要求。

摘要：本文介绍了低时延码激励线性预测（ＬＤ－ＣＥＬＰ）编码算法基本原理，给出了用数字信号处理芯片ＡＤＳＰ２１８１完成ＬＤ－ＣＥＬＰ实时处理的硬件结构和软件流程，重点讨论了编解码器设计中若干关键技术的实现方法。最后给出了该编解码器的测试结果及结论。

摘要：G.728标准将增益滤波器的偏移不适当地处理成常数32dB,相当于将20～30ms内短时平稳的语音信号不适当地按整个时间轴上的平稳信号对待。对增益滤波器的改进必然涉及优化混合窗。该文提出一种估计平均分段信噪比的方法用来设计混合窗参数,并导出激励增益的精确表示。以此为基础,将Jayant的自适应量化与G.728的增益预测结合起来,提出一种适合于设计低时延码激励线性预测(ld-celp)的增益码书的方案。用此方法,激励的精确值经自适应预测和量化后,3bit自适应量化和4bit自适应量化分别比G.728的固定量化有0.5dB和6dB的信噪比的改善。当采用4bit自适应量化和64码字的波形码书,比G.728复杂性降低20%,同时信噪比提高1dB。

摘要：分析研究了增益、波形乘积码书结构的缺陷,设计了归一化波形码书和精确表示增益的ld-celp方案。采用自适应预测和自适应量化对增益的精确值进行量化,在3 bit 和4 bit自适应量化时比G.728固定量化增益分别提高0.5dB和6 dB。采用4 bit自适应量化和64波形码书比G.728 SNR提高约1dB。将G.728综合滤波器由50阶减少到30阶,信噪比不变而算法复杂性降低约20%。

摘要：设计了３种低迟延码激励线性预测（ＬＤ－ＣＥＬＰ）１６ｋｂｐｓ的语音编码方案．计算机模拟结果表明。